包括具有主體接觸部分的晶體管的半導體器件及其制造方法
【專利摘要】本發明的各個實施例涉及包括具有主體接觸部分的晶體管的半導體器件及其制造方法。一種包括在具有主表面的半導體主體中的晶體管的半導體器件。晶體管包括源極區域、漏極區域、主體區域、漂移區、和在該主體區域處的柵極電極。主體區域和漂移區沿著第一方向設置在源極區域與漏極區域之間，該第一方向平行于主表面。柵極電極設置在沿著第一方向延伸的溝槽中。半導體器件進一步包括電連接至源極區域和源極端子的源接觸。源極接觸設置在主表面中的源極接觸開口中。半導體器件進一步包括電連接至源極端子和主體區域的主體接觸部分。主體接觸部分與源極區域豎直地重疊。
【專利說明】
包括具有主體接觸部分的晶體管的半導體器件及其制造方法
技術領域
[0001]本發明總體上涉及半導體器件領域，具體地涉及包括如下這樣的晶體管的半導體器件及其制造方法，該晶體管包括主體接觸部分。
【背景技術】
[0002]通常使用在汽車和工業電子產品中的功率晶體管，應當具有低導通狀態電阻(Ron.A)，同時獲得高壓阻斷能力。例如，MOS(金屬氧化物半導體)功率晶體管根據應用要求，應當能夠阻斷幾十至幾百或上千伏特的漏極-源極電壓。MOS功率晶體管通常傳導非常大的電流，該電流在大約2V至20V的通常柵極-源極電壓下可以達到幾百安培。
[0003]—種具有進一步改進的Rcin.A特性的晶體管的概念，指的是橫向功率FinFET( “包括鰭的場效應晶體管”)。橫向功率FinFET利用更多的塊狀硅，以便減少Rcin，從而Rcin可比得上豎直溝槽MOSFET(金屬氧化物半導體場效應晶體管)的Rcin。在包括橫向場板的晶體管中，漂移區的摻雜濃度由于該場板的補償作用而可以提高。
[0004]本發明的目的是提供包括具有改進性能的晶體管的半導體器件。
[0005]根據本發明，上述目的由根據獨立權利要求的要求保護的主題獲得。進一步的發展在附屬權利要求中定義。

【發明內容】

[0006]根據一個實施例，半導體器件包括在具有主表面的半導體主體中的晶體管。晶體管包括源極區域、漏極區域、主體區域、漂移區和在該主體區域處的柵極電極。主體區域和漂移區沿著第一方向設置在源極區域與漏極區域之間。該第一方向平行于主表面。柵極電極設置在沿著第一方向延伸的溝槽中。晶體管進一步包括電連接至源極區域和源極端子的源極接觸。源極接觸設置在主表面中的源極接觸開口中。晶體管包括電連接至源極端子和主體區域的主體接觸部分，該主體接觸部分與源極區域豎直地重疊。
[0007]根據另外的實施例，半導體器件包括在具有主表面的半導體主體中的晶體管的陣列。晶體管中的每個均包括源極區域、漏極區域、主體區域、漂移區和在該主體區域處的柵極電極。主體區域和漂移區沿著第一方向設置在源極區域與漏極區域之間。該第一方向平行于主表面。柵極電極設置在沿著第一方向延伸的溝槽中。晶體管進一步包括電連接至源極區域和源極端子的源極接觸和電連接至源極端子和主體區域的主體接觸部分，主體接觸部分設置在源極接觸的側壁處。
[0008]根據一個實施例，制造包括在具有主表面的半導體主體中的晶體管的陣列的半導體器件的方法分別地包括:形成源極區域，形成漏極區域，形成主體區域，形成漂移區以及形成在該主體區域處的柵極電極。主體區域和對應漂移區分別沿著第一方向設置在源極區域與漏極區域之間，該第一方向平行于主表面。柵極電極形成在沿著第一方向延伸的溝槽中。該方法進一步包括形成電連接至源極區域和源極端子的源極接觸。源極接觸形成在主表面中的源極接觸開口中。該方法包括形成電連接至源極端子和主體區域的主體接觸部分，該主體接觸部分形成以與源極區域豎直地重疊。
[0009]根據一個實施例，半導體器件包括在具有主表面的半導體主體中的晶體管的陣列。晶體管中的每個均包括源極區域、漏極區域、主體區域、漂移區和在該主體區域處的柵極電極。主體區域和漂移區沿著第一方向設置在源極區域與漏極區域之間，該第一方向平行于主表面。柵極電極設置在沿著第一方向延伸的溝槽中。晶體管中的每個均進一步包括電連接至源極區域和源極端子的第一源極接觸、設置在半導體主體中的第二源極接觸開口中的第二源極接觸、以及電連接至第二源極和主體區域的主體接觸部分。主體接觸部分設置在第二源極接觸開口的側壁處。
[0010]本領域的技術人員通過閱讀以下詳細說明并查看附圖應了解附加特征和優點。
【附圖說明】
[0011 ]所附附圖被包含進來以提供對本發明的各個實施例的進一步理解，并且包含在本說明書中并且構成本說明書的一部分。附圖圖示了本發明的各個實施例，并同說明書一起用于說明原理。本發明的其它實施例和許多預期優點將由于通過參照以下詳細說明而變得更充分理解而容易被理解。附圖的元件不一定相對于彼此成比例。相同的附圖標記表示對應的相似部分。
[0012]圖1A至圖1E示出了根據一個實施例的半導體器件的各種視圖。
[0013]圖2A至圖2C示出了根據另外的實施例的半導體器件的視圖。
[0014]圖3A至圖3C示出了根據另外的實施例的半導體器件的視圖。
[0015]圖4A至圖4C示出了根據另外的實施例的半導體器件的視圖。
[0016]圖5概述了根據一個實施例制造半導體器件的方法。
[0017]圖6A至圖6C圖示當根據一個實施例執行制造半導體器件的工藝時半導體器件的各種視圖。
【具體實施方式】
[0018]在以下詳細說明中，參照了對應的附圖，這些對應附圖構成本詳細說明的一部分，并且以圖示的方式在其中圖示了可以實踐本發明的具體實施例。就這點而言，方向性術語諸如“頂”、“底”、“正”、“背”、“首”、“尾”等，參照所描述的附圖的定向來使用。由于本發明的各個實施例的部件可以定位在多個不同定向上，所以方向性術語是出于圖示的目的而使用的，而非限制性的。要理解，在不背離由權利要求書限定的范圍的情況下，可以利用其它實施例，并且可以做出結構上或者邏輯上的改變。
[0019]各個實施例的說明不是限制性的。具體而言，在下文中描述的各個實施例的元件可以與不同實施例的元件組合。
[0020]如此處所使用的，術語“具有”、“含有”、“包含”、“包括”等是開放性術語，這些術語表示存在規定的元件或者特征，但是不排除附加的元件或者特征。“一”、“一個”和“該”旨在包括復數形式以及單數形式，除非上下文另有明確指示。
[0021]如在本說明書中所采用的，術語“耦合”和/或“電耦合”不旨在表示元件必須直接地耦合在一起，可以在“耦合”或者“電耦合”的元件之間設置中間元件。術語“電連接”旨在描述在電連接在一起的各個元件之間的低歐姆電連接。
[0022]本說明書涉及“第一”和“第二”導電類型的摻雜劑，半導體部分用該摻雜劑摻雜。第一導電類型可以是P型并且第二導電類型可以是n型，反之亦然。如通常所已知的，取決于源極區域和漏極區域的摻雜類型或極性，諸如金屬氧化物半導體場效應晶體管(MOSFET)的絕緣柵極場效應晶體管(IGFET)可以是η溝道或P溝道的MOSFET。例如，在η溝道的MOSFET中，源極區域和漏極區域用η型摻雜劑摻雜。在P溝道的MOSFET中，源極區域和漏極區域用P型摻雜劑摻雜。如將清楚了解的，在本說明書的上下文中，摻雜類型可以被反轉。如果使用方向語言來描述具體的電流路徑，則該描述將僅僅被理解為指示該路徑而不是電流的極性，即電流是否從源極極流動至漏極極，或反之亦然。附圖可以包括極性敏感部件，例如，二極管。如將清楚了解的，這些極性敏感部件的具體布置作為示例給出，并可以反轉，取決于第一導電類型表示η型還是P型來獲得所描述的功能性。
[0023]附圖和說明書通過在摻雜類型“η”或者“ρ”旁標注或者“+”來圖示相對摻雜濃度。例如，“η—”指低于“η”摻雜區域的摻雜濃度的摻雜濃度，而“η+”摻雜區域具有比“η”摻雜區域的摻雜濃度更高的摻雜濃度。具有相同的相對摻雜濃度摻雜區域并不一定具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區域可以具有相同或者不同的絕對摻雜濃度。在附圖和說明書中，為了更好理解，常常將摻雜部分指定為“P”或者“η”摻雜的。如要清楚理解的，該指定不旨在是限制性的。摻雜類型可以是任意的，只要實現了所描述的功能。進一步地，在所有實施例中，摻雜類型可以被反轉。
[0024]如在本說明書中使用的術語“橫向的”和“水平的”旨在描述與半導體襯底或者半導體主體的第一表面平行的定向。該第一表面可以是，例如，晶片或者裸片的表面。
[0025]如在本說明書中使用的術語“豎直的”旨在描述布置為與半導體襯底或者半導體本體的第一表面垂直的定向。
[0026]在以下說明中使用的術語“晶片”、“襯底”、“半導體襯底”或“半導體主體”可以包括具有半導體表面的任何基于半導體的結構。晶片和結構將被理解為包括硅、絕緣體上硅(SOI )、藍寶石上硅(SOS)、摻雜和非摻雜半導體、由基礎半導體基底支撐的硅的外延層、以及其它半導體結構。該半導體不需要是基于硅的。半導體也可以是鍺化硅、鍺或砷化鎵。根據其它實施例，碳化硅(SiC)或氮化鎵(GaN)可以形成半導體襯底材料。
[0027]圖1A示出了根據一個實施例的半導體器件的水平截面視圖。如在以下所解釋的，半導體器件包括晶體管10，該晶體管10在具有主表面的半導體主體中。晶體管10包括源極區域201、漏極區域205、主體區域220、漂移區260、和在主體區域220處的柵極電極210。主體區域220和漂移區260沿著第一方向(例如，X方向)設置在源極區域201與漏極區域205之間。該第一方向平行于主表面。柵極電極210設置在沿著第一方向延伸的溝槽212中。晶體管進一步包括電連接至源極區域201和源極端子271的源極接觸202。晶體管進一步包括電連接至源極接觸202和主體區域220的主體接觸部分225。主體接觸部分225可以設置在主表面處。如參照圖1B和ID所討論的，主體接觸部分225與源極區域201豎直地重疊。在本說明書的上下文中，措詞“豎直地重疊”旨在指的是相應的部分或區域可以沿著相同的深度延伸。更具體地，可以存在半導體主體的豎直延伸，在該半導體主體處，可以存在該相應的部分或區域。更具體地，該相應的部分或區域的起始點不需要一致。進一步地，該相應的部分或區域的終點不需要一致。
[0028]圖1B示出了在I與I’之間的截面視圖，如也在圖1A中所圖示的。圖1B的截面視圖被截取為設置在相鄰柵極溝槽212之間。如參照圖1C進一步圖示的，其中每個均沿著第一方向延伸的多個柵極溝槽212將主體區域220圖案化成脊件。因此，在圖1B的截面視圖中，柵極溝槽212設置在附圖的描繪平面之前或之后。根據一個實施例，柵極電極210可以設置在柵極溝槽212中的每個柵極溝槽中，諸如氧化硅或氮化硅的柵極電介質211設置在柵極電極210與相鄰主體區域220之間。根據另一實施方式，不同于導電材料的材料，例如絕緣材料，可以設置在柵極溝槽212中的一些柵極溝槽中。可替代地，在柵極溝槽212中的一些柵極溝槽中的導電材料可以連接至與柵極端子213不同的端子。主體接觸部分225與柵極溝槽212豎直地重疊。例如，主體接觸部分225可以從主表面110延伸至柵極溝槽的大致整個深度或小于整個深度。根據實施例，主體接觸部分225可以延伸至大于0.5倍的柵極溝槽212深度，例如，大于0.6倍或甚至大于0.8倍的柵極溝槽212深度。
[0029]半導體主體或半導體襯底100可包括第一導電類型(例如，ρ型)的第一(底)層130和與在第一層130之上形成的第一導電類型不同的第二導電類型的外延生長的第二層140。第二導電類型的另一埋置層135可以設置在第一導電類型的第一層130與第二導電類型的第二層140之間。埋置層135可以比第二導電類型的第二層140更高的摻雜濃度被摻雜。場效應晶體管10的部件可以形成在例如ρ型的第一導電類型的阱150中。第一阱150可以形成在第二導電類型的第二層140中。漂移區260可以形成在第二導電類型的第二層140中。
[0030]根據在圖1B中所圖示的實施例，漏極區域205形成在漏極接觸凹槽113的側壁處和底側處的半導體部分中，該漏極接觸凹槽113形成在半導體主體100的主表面110中。導電材料設置在漏極接觸凹槽113中，以形成漏極接觸。漏極接觸206可以電耦合至漏極端子272。
[0031]根據在圖1A和圖1B中所示出的實施例，源極接觸202可以設置在主表面110中的源極接觸開口 112中。根據該實施例，主體接觸部分225可以沿著源極接觸開口 112的至少部分豎直地延伸。更具體地，主體接觸部分225形成在半導體主體100中，并且沿著在深度方向上的源極接觸開口的第一側壁112a延伸。第一側壁112a沿著第一方向延伸。進一步地，源極區域201沿著源極接觸開口 112豎直地延伸。更具體地，源極區域201沿著在深度方向上的源極接觸開口 112的第二側壁112b延伸。第二側壁112b沿著可以垂直于第一方向的第二方向延伸。結果，主體接觸部分225和源極區域201豎直地重疊。根據圖1A至圖1E的實施例，源極接觸開口 112和源極區域201沿著第一方向布置。進一步地，源極接觸開口 112和主體接觸區域225沿著不同于第一方向的第二方向布置。
[0032]圖1C示出了在II與II’之間的截面視圖，如也在圖1A中所圖示的。圖1C的截面視圖被截取為橫斷多個柵極溝槽212。如所圖示的，形成單個脊件或鰭件的第二導電類型的阱部分150的半導體材料的分離部分，可以由相鄰的柵極溝槽212圖案化。脊件包括頂表面220a和側壁220b。柵極介電層211被設置為，與每個脊件的側壁220b和頂表面220a相鄰。進一步地，導電材料填充在相鄰脊件之間的溝槽212中，以形成柵極電極210。結果，主體部分220具有沿著第一方向的脊件的形狀或鰭件的形狀。
[0033]側壁220b可以相對于主表面110垂直地延伸，或以相對于主表面110成超過75°的角度地延伸。柵極電極210可以被設置為，與脊件的至少兩個側相鄰。
[0034]當晶體管例如通過向柵極電極210施加適當的電壓而導通時，導電反型層215(導電溝道)形成在主體區域220與柵極介電層211之間的邊界處。因此，晶體管從源極區域201至漏極區域205處于導電狀態。在斷開的情況下，沒有導電反型層形成，晶體管處在非導電狀態。
[0035]根據一個實施例，在脊件的相對側壁220b處形成的導電溝道區域215不相互融合，從而主體區域220可能非充分耗盡，并且可以連接至源極區域和主體接觸區域225。例如，沿著半導體主體100的主表面，第一溝槽的寬度可以為大約50nm-1000nm，例如40nm-400nm，更具體地10to 300nm。進一步地，對應于脊件的寬度CU的在相鄰柵極溝槽212之間的距離，可以大于 200nm，例如，200nm_l OOOnm，例如 400nm-600nm。
[0036]圖1D示出了在III與III’之間的半導體器件的截面視圖，如也在圖1A中所圖示的。圖1D的界面視圖沿著第一方向延伸，并沿著柵極電極210橫斷晶體管。如具體在圖1D中所圖示的，源極區域201設置在源極接觸開口 112與柵極電極210之間。進一步地，主體接觸區域225可以被設置為，與源極接觸開口 112的底側相鄰。在圖1D的截面視圖中，主體區域設置在附圖的所描繪平面之前和之后。
[0037]根據在圖1A至圖1D中所圖示的實施例，源極接觸開口112被設置為與柵極電極212相鄰。源極接觸開口 112、源極區域201和柵極電極210可以沿著第一方向布置。
[0038]圖1E示出了在IV與IV’之間的截面視圖，如也在圖1A中所圖示的。圖1E的截面視圖沿著第二方向被截取為橫斷多個源極接觸開口 112。如所圖示的，主體接觸部分225被設置為，與源極接觸開口 112的第一側壁112a相鄰。進一步地，主體接觸區域225被設置為，與源極接觸開口 112的底側相鄰。主體接觸部分225沿著源極接觸開口 112的第一側壁112a延伸至底側，并且沿著源極接觸開口 112的底側延伸。主體接觸部分225可以延伸至半導體主體100的主表面110。
[0039]圖2A示出了根據另外的實施例的半導體器件。在圖2A中，如在圖1A中所圖示的相同部件由相同的附圖標記表示。不同于在圖1A中所圖示的實施例，源極接觸開口 112和主體接觸部分225沿著第一方向布置。進一步地，源極接觸開口 112和源極區域201沿著第二方向布置。
[0040]根據本文所描述的所有實施例，由于主體接觸部分225與源極區域201豎直地重疊的特征的影響、以及附加地由于主體接觸部分225電連接至源極接觸的特征的影響，對寄生雙極晶體管的抑制可以得到改進。更詳細地，可以有效地從主體區域移除空穴，從而防止諸如跳回效應的有害效應。這導致對應于在1-V特征中的區域的改進的安全操作區域(S0A)，在該區域中，半導體器件可以安全地操作。根據在圖2A中所示出的實施例，這些效果可以進一步得至改進，因為在漂移區260與主體接觸部分225之間的距離被進一步縮短。根據不同的解釋，主體接觸部分225可以設置在源極接觸的側壁處。具體地，源極接觸202可以延伸至半導體主體100中。
[0041]根據圖2A的實施例，源極區域201被設置為與源極接觸開口112的第一側壁112a相鄰，并且主體接觸部分225被設置為與源極接觸開口 112的第二側壁112b相鄰。第一側壁112a沿著第一方向延伸，并且第二側壁112b沿著可以垂直于第一方向的第二方向延伸。
[0042]柵極溝槽212設置在相鄰的源極區域201之間。被分配至相鄰的源極接觸開口112的源極區域201，以它們不相互接觸的方式布置。柵極溝槽212設置在對應于相鄰的源極接觸開口 112之間的距離的一半的位置處。柵極電極210可以沿著第一方向延伸、以沿著源極接觸開口延伸，從而柵極溝槽212可以沿著第一方向延伸、以沿著源極接觸開口延伸。
[0043]圖2B示出了在I與I’之間的截面視圖，如也在圖2A中所圖示的。圖2B的截面視圖被截取為切過在相鄰的柵極溝槽212之間的主體區域220。在圖2B，柵極溝槽212設置在附圖的描繪平面的之前和之后。如所圖示的，源極接觸202、主體接觸部分225和主體區域220沿著第一方向布置。
[0044]圖2B的其它部件類似于圖1B的部件。圖2C示出了在IV與IV’之間的截面視圖，如也在圖2A中所圖示的。圖2C的截面視圖被截取為沿著第二方向橫斷源極接觸開口 112。如所示出的，源極區域201形成在源極接觸開口 112的第一側壁112a處。主體接觸部分225設置在源極接觸開口的底側處、和在源極解觸開口 112的第二側壁112b處。以如在上文參照圖1A至圖1D討論的類似方式，主體接觸部分225與源極區域豎直地重疊。根據不同的解釋，主體接觸部分設置在源極接觸的側壁處。例如，源極接觸延伸至半導體主體100中。
[0045]圖3A示出了根據另外的實施例的半導體器件的水平截面視圖。不同于在圖1A中所圖示的實施例，不同的側壁摻雜被設置為與分離的接觸相鄰，所述分離的接觸分別地電連接至源極端子271。更詳細地，半導體器件I包括晶體管10的陣列，所述晶體管在具有主表面110的半導體主體中。晶體管1中的每個晶體管均包括源極區域201、漏極區域205、主體區域220、漂移區260和在該主體區域220處的柵極電極210。主體區域220和漂移區260沿著第一方向設置在源極區域201與漏極區域205之間，該第一方向平行于主表面110。柵極電極210設置在沿著第一方向延伸的溝槽212中。晶體管中的每個晶體管均進一步包括電連接至源極區域201和源極端子271的第一源極接觸127。晶體管中的每個晶體管均附加地包括設置在半導體主體中的第二源極接觸開口 1280中的第二源極接觸128、以及電連接至第二源極接觸128和主體區域220的主體接觸部分225。主體接觸部分225設置在第二源極接觸開口1280的側壁處。
[0046]根據一個實施例，第一源極接觸127和第二源極接觸128可以交替地設置。第一源極接觸127可以設置在半導體主體中的第一源極接觸開口 1270中。例如，第一源極接觸開口和第二源極接觸開口可以通過處理步驟形成。例如，第一源極接觸開口 1270和第二源極接觸開口 1280可以形狀相同。源極區域201可以設置在第一源極接觸開口 1270的側壁127a處。例如，源極區域201和主體接觸部分225可以設置在沿著垂直于第一方向的第二方向延伸的側壁127a、128a處。圖3A的其它部件類似于圖1A的部件。具體地，截面視圖可以類似于在圖1B至圖1D中所示出的部件。
[0047]圖3B示出了根據另外的實施例的半導體器件的水平截面視圖。不同于在圖3A中所示出的實施例，形成主體接觸部分225的摻雜劑朝向漏極區域205外擴散。結果，在主體接觸部分225與漏極區域205之間的距離小于在源極區域201與漏極區域205之間的距離。第二源極接觸128的形狀可以與第一源極接觸127的形狀相同。在圖3B中示出的實施例的其它部件類似于在圖3A中所示出的部件。
[0048]圖3C示出了根據又一實施例的半導體器件的水平截面視圖。不同于在圖3B中所示出的實施例，第二源極接觸128的形狀不同于第一源極接觸127的形狀。具體地，第二源極接觸128沿著第一方向測量的寬度大于第一源極接觸127。結果，在主體接觸部分225與漏極區域205之間的距離被縮短。具體地，在主體接觸部分225與漏極區域205之間的距離小于在源極區域201與漏極區域205之間的距離。如虛線所表示的，沿著第一方向測量的主體接觸部分225的寬度可以大于源極區域的寬度。作為示例，可以實施外擴散工藝，以擴大主體接觸部分225的寬度。在圖3C中所示出的半導體器件的其它部件類似于在之前在本文中所圖示的部件。
[0049]根據圖3A至圖3C中所示出的配置，可以從主體區域更有效率地移除多數載流子，例如，空穴，從而導致進一步改進安全操作區域。
[0050]圖4A至圖4C圖示根據另外的實施例的半導體器件的各種視圖。不同于在圖1A和圖2A中所圖示的實施例，根據在圖4A中所示出的實施例，源極接觸202設置在沿著例如Y方向的第二方向延伸的源極接觸凹槽114中。根據圖4 A的實施例，與源極接觸凹槽114的側壁114b相鄰的半導體材料的區段被不同地摻雜，以分別地限定主體接觸部分225和源極區域201。例如，這可以在執行相應的摻雜處理時，通過對側壁114b的不同部分進行掩膜來完成。柵極溝槽212被設置為與源極區域201相鄰，從而柵極電極210被設置為與源極區域201相鄰，而主體接觸部分225設置在相鄰的柵極溝槽212之間的位置處。
[0051]圖4B示出了在I與I’之間截取的截面視圖，如也在圖4A中所圖示的。截面視圖被截取為設置在相鄰柵極溝槽212之間。柵極溝槽212的位置在附圖的所描繪平面之前和之后，并由虛線表示。主體接觸部分225沿著第一方向設置在源極接觸202與主體區域220之間。其它部件類似于在圖2B和IB中所圖示的部件。
[0052]圖4C示出了在III與III’之間截取的半導體器件的截面視圖，如也在圖4A中所圖示的。圖4C的截面視圖橫斷柵極電極210。如所圖示的，源極區域201大致延伸至源極接觸凹槽114的底側。以如在上文參照圖1A至圖1D討論的類似方式，根據圖4A至圖4C的實施例，主體接觸部分225與源極區域豎直地重疊。根據不同的解釋，主體接觸部分設置在源極接觸的側壁處。例如，源極接觸延伸至半導體主體100中。
[0053]如參照圖1A至圖4C所圖示的，晶體管包括可以設置在源極接觸的側壁處的主體接觸部分225。例如，主體接觸部分225可以延伸至至少源極接觸開口 112、第二源極接觸開口1280或源極接觸凹槽114的深度處。根據另外的實施例，主體接觸部分225可以延伸至源極接觸開口 112、第二源極接觸開口 1280或源極接觸凹槽114的至少一半的深度處。例如，主體接觸部分225可以從主表面110延伸。根據實施例，如在圖1E，2C，2B，4B中所覺圖示的，主體接觸部分也可以設置在源極接觸開口 112、第二源極接觸開口 1280或源極接觸凹槽114的底側之下。結果，可以以改進的方式，削弱或者抑制寄生雙極晶體管。更具體地，可以更有效地阻止空穴穿過主體區域220的流動。所有的實施例均示出了漂移區260。如容易理解的，此夕卜，場極板可以設置在漂移區260處。例如，場極板可以實施為平面場極板，或場極板可以設置在沿著第一方向在主表面中的場極板溝槽中。結果，漂移區260也可以被圖案化成脊件。進一步地，漂移區260可以被進一步修改，例如可以通過p-n超結層堆疊實現。
[0054]半導體器件I包括可以并聯連接的多個單個晶體管10。該單個晶體管10的圖案可以重復，并沿著第一和第二方向鏡像。根據圖1A至圖2C的實施例，并聯的晶體管的源極接觸開口 112可以相互空間地分離。源極接觸202可以通過公用線連接至源極端子271。
[0055]根據在圖3A至圖3C中所圖示的實施例，第一和第二源極接觸127、128可以通過公用線連接至源極端子271。源極區域201可以被設置為與第一源極接觸127相鄰，并且主體接觸部分225可以被設置為與第二源極接觸128相鄰。在相鄰柵極溝槽212之間的距離，可以對應于在相鄰的第一和第二源極接觸127、128之間的兩倍的距離。換句話說，柵極溝槽212可以在第一柵極接觸127的間距設置。
[0056]根據在圖4A至圖4C中所圖示的實施例，并聯的晶體管的源極區域201可以通過設置在源極接觸凹槽114中的公用源極接觸202連接。
[0057]圖5總結了制造半導體器件的方法。制造包括有在具有主表面的半導體主體中的晶體管的陣列的半導體器件的方法，分別地包括:形成源極區域(SlOO)，形成漏極區域(SllO)，形成主體區域(S120)，形成漂移區，以及形成在該主體區域處的柵極電極(S140)。主體區域和對應的漂移區分別沿著第一方向設置在源極區域與漏極區域之間，該第一方向平行于主表面。主體區域具有沿著第一方向延伸的脊件的形狀。該方法進一步包括形成電連接至源極區域和源極端子的源極接觸(S150)和形成電連接至源極接觸和主體區域的主體接觸部分(S160)。主體接觸部分形成在主表面處。單個工藝的順序可以根據制造工藝的要求選擇。例如，柵極電極可以在形成源極區域之前形成，并且可以進行處理順序的進一步的改變。此外，處理步驟中的一些處理步驟可以通過聯合的處理步驟執行。例如，對于不同部件的摻雜工藝可以同時執行。
[0058]根據一個實施例，形成源極接觸可以包括:形成源極接觸凹槽，和形成在源極接觸凹槽中的導電材料。
[0059]根據另一實施例，形成源極接觸開口可以包括形成第一和第二源極接觸開口。
[0060]該方法還可以包括執行傾斜離子注入工藝，以限定源極區域和主體接觸部分。
[0061]圖6A至圖6C圖示了當執行制造圖1A至圖1E的半導體器件的方法時半導體襯底的示例。作為示例，首先可以形成柵極溝槽212。柵極溝槽212可以沿著第一方向延伸。柵極介電層211和柵極導電材料可以形成在柵極溝槽212中，以形成柵極電極。其后，源極接觸開口112可以例如通過使用圖片光刻方法和蝕刻方法形成在主表面110中。例如，源極接觸開口112可以形成，以與柵極溝槽212相鄰。
[0062]圖6B在形成柵極溝槽212和源極接觸開口112后圖示半導體襯底的水平截面視圖。源極接觸開口 112的第一側壁112a沿著第一方向延伸，而第二側壁112b沿著第二方向延伸。第一傾斜離子注入步驟(Pl)被執行，如也在圖6A中所圖示的。這種離子注入步驟被執行，以將第一導電類型的摻雜劑通過第二側壁112b引入半導體襯底中。這種離子注入步驟可以作為“雙”離子注入步驟執行，從而每個沿著第二方向延伸的兩個第一側壁112b相互摻雜并面向彼此。其后，襯底被旋轉90°，并且進一步的離子注入步驟(P2)被執行。如在圖6C中所圖示的，這種離子注入步驟作為傾斜離子注入步驟執行，以將第一導電類型的摻雜劑通過源極接觸開口 112的第一側壁112a引入半導體主體100中。這種離子注入步驟使用第二導電類型的摻雜劑執行，以形成主體接觸部分225。圖6B圖示在執行相應的離子注入步驟后的襯底。進一步地，第二離子注入步驟作為“雙”模式離子注入步驟來執行，通過該“雙”模式離子注入步驟，源極接觸開口 112的相對側壁112a被摻雜。
[0063]如將清楚地了解的，在圖6C中所圖示的離子注入步驟P2可以在執行在圖6A中所圖示的離子注入步驟之前或之后執行。進一步地，圖6C的離子注入步驟也可以包括沒有傾斜角的離子注入步驟，以摻雜源極接觸開口 112的底部份。進一步地，退火步驟可以執行，以擴散在襯底材料中的摻雜劑。如將要理解的，該退火步驟可以在完成離子注入步驟中的每個之后執行。根據另外的實施例，首先，離子注入步驟可以在退火步驟之后執行。通過反轉用于執行在圖6A和6C中所圖示的示例注入步驟的摻雜類型，可以制造在圖2A至圖2C中所圖示的晶體管。進一步地，在這種情況下，源極接觸開口 112的位置必須相對于在圖1A中所圖示的源極接觸開口 112的位置偏移。
[0064]在圖6A至圖6C中所圖示的實施例具體地使用各向異性摻雜方法。根據另外的實施例，各向同性的摻雜方法可以結合圖案化摻雜掩膜的適當方法來使用。各向同性摻雜方法的示例包括等離子體輔助摻雜方法(PLAD)、來自氣相的熱摻雜工藝和例如硼硅酸鹽玻璃(BSG)或磷化硅石玻璃(PSG)的摻雜玻璃的沉積。形成摻雜掩膜可以包括在源極接觸開口112或源極接觸凹槽114的側壁上形成氧化硅層。其后，氧化硅層的部分可以例如通過與氬離子摻雜而被損壞。在經稀釋的氫氟酸的蝕刻速度可以相對于未損壞的部分而增加損壞部分。各向同性摻雜方法使用對應的圖案化掩膜可以被實施，導致在側壁處的不同地摻雜的半導體部分。
[0065]為了制造在圖3A至圖3C中所圖示的半導體器件，可以執行如在圖6A中所圖示的摻雜工藝。其中當執行摻雜源極區域201的離子注入工藝時對第二源極接觸128的側壁128a進行掩膜。進一步地，當摻雜主體接觸部分225時，對第一源極接觸127的側壁127a進行掩膜。
[0066]為了制造在圖4A至圖4C中所圖示的半導體器件，可以執行如在圖6A中所圖示的摻雜工藝。其中適當地對源極接觸凹槽的側壁114b的部分進行掩膜。例如，側壁的部分可以由光刻膠掩膜。根據另外的實施例，硬掩膜材料可以被填充至源極接觸凹槽114中，隨后圖案化該硬掩膜材料，以形成離子注入掩膜。
[0067]半導體器件還可以使用通常已知的處理方法來處理。
[0068]雖然上面已經描述了本發明的實施例，但是顯而易見的是，可以實現另外的實施例。例如，另外的實施例可以包括在權利要求書中列舉的特征的任何子組合或者在上面給出的示例中描述的元件的任何子組合。因此，隨附權利要求書的精神和范圍不應限于對此處所包含的各個實施例的說明。
【主權項】
1.一種包括在具有主表面(110)的半導體主體中的晶體管(10)的半導體器件(I)，所述晶體管包括: 源極區域(201); 漏極區域(205); 主體區域(220); 漂移區(260); 在所述主體區域(220)處的柵極電極(210)，所述主體區域(220)和所述漂移區(260)沿著第一方向設置在所述源極區域(201)與所述漏極區域(205)之間，所述第一方向平行于所述主表面(110)，所述柵極電極(210)設置在沿著所述第一方向延伸的溝槽(212)中， 電連接到所述源極區域(201)和源極端子(271)的源極接觸(202)，所述源極接觸(202)設置在所述主表面(110)中的源極接觸開口( 112)中，以及 電連接到所述源極端子(271)和所述主體區域(220)的主體接觸部分(225)，所述主體接觸部分(225)與所述源極區域(201)豎直地重疊。2.根據權利要求1所述的半導體器件(I)，其中所述主體接觸部分(225)沿著所述源極接觸開口(112)豎直地延伸。3.根據權利要求1或2所述的半導體器件(I)，其中所述源極區域(201)沿著所述源極接觸開口(112)豎直地延伸。4.根據權利要求1至3中的任一項所述的半導體器件，其中所述源極接觸開口(112)和所述源極區域(201)沿著所述第一方向布置。5.根據權利要求4所述的半導體器件，其中所述源極接觸開口(112)的位置沿著不同于所述第一方向的第二方向，與所述柵極電極(210)的位置對齊。6.根據權利要求1至3中的任一項所述的半導體器件，其中所述源極接觸開口(112)和所述源極區域(201)沿著平行于所述主表面(110)的第二方向布置，所述第二方向不同于所述第一方向。7.根據權利要求6所述的半導體器件，其中所述源極接觸開口(112)的位置相對于所述柵極電極(210)的位置，沿著所述第二方向偏移。8.根據權利要求1至7中的任一項所述的半導體器件，其中所述主體接觸部分(225)的部分與所述源極接觸開口( 112)相鄰地設置。9.根據前述權利要求中的任一項所述的半導體器件，其中所述源極區域(201)和所述漏極區域(205)是第一導電類型的，并且所述主體接觸部分(225)是不同于所述第一導電類型的第二導電類型的。10.—種包括在具有主表面(110)的半導體主體中的晶體管(10)的陣列的半導體器件(I)，所述晶體管中的每個均包括: 源級區域(201); 漏極區域(205); 主體區域(220); 漂移區(260); 在所述主體區域(220)處的柵極電極(210)，所述主體區域(220)和所述漂移區(260)沿著第一方向設置在所述源極區域(201)與所述漏極區域(205)之間，所述第一方向平行于所述主表面(110)，所述柵極電極(210)設置在沿著所述第一方向延伸的溝槽(212)中， 源極接觸(202)，所述源極接觸(202)電連接至所述源極區域(201)和源極端子(271)，以及 主體接觸部分(225)，所述主體接觸部分(225)電連接至所述源級端子(201)和所述主體區域(220)，所述主體接觸部分(225)設置在所述源極接觸(202)的側壁處。11.根據權利要求10所述的半導體器件(I)，其中相鄰晶體管(10)的源極接觸(202)設置在所述主表面(110)中的源極接觸凹槽(114)中，所述源極接觸凹槽(114)沿著平行于所述主表面(110)的第二方向延伸，所述第二方向不同于所述第一方向，所述主體接觸部分(225)設置在所述源極接觸凹槽(114)的側壁處。12.根據權利要求11所述的半導體器件(I)，其中所述源極區域(201)和所述主體接觸部分(225)設置在所述源極接觸凹槽(114)的側壁處。13.根據權利要求10所述的半導體器件(I)，其中相鄰晶體管(10)的所述源極接觸(202)相互空間地分離。14.根據權利要求10至13中的任一項所述的半導體器件，其中所述源極區域(201)和所述漏極區域(205)是第一導電類型的，并且所述主體接觸區域(225)是第二導電類型的。15.—種制造半導體器件的方法，所述半導體器件包括在具有主表面的半導體主體中的晶體管的陣列，所述方法包括: 形成源極區域(S100); 形成漏極區域(SllO); 形成主體區域(S120); 形成漂移區(S130); 分別在所述主體區域處形成柵極電極(S140)，所述主體區域和對應漂移區沿著第一方向分別地設置在所述源極區域與所述漏極區域之間，所述第一方向平行于所述主表面，所述柵極電極(210)形成在沿著所述第一方向延伸的溝槽(212)中， 形成電連接至所述源極區域和源極端子的源極接觸(S150)，所述源極接觸形成在所述主表面中的源極接觸開口中，以及 形成電連接至所述源極端子和所述主體區域的主體接觸部分(S160)，所述主體接觸部分被形成為與所述源極區域(201)豎直地重疊。16.根據權利要求15所述的裝置，其中形成所述源極接觸(S150)包括形成源極接觸凹槽和形成在所述源極接觸凹槽中的導電材料。17.根據權利要求15所述的方法，其中形成所述源極接觸(S150)包括形成第一源極接觸開口和第二源極接觸開口。18.根據權利要求17所述的方法，所述方法進一步包括執行傾斜離子注入工藝，以限定所述源極區域和所述主體接觸部分。19.一種包括在具有主表面(110)的半導體主體中的晶體管(10)的陣列的半導體器件(I)，所述晶體管中的每一個均包括: 源級區域(201); 漏極區域(205); 主體區域(220); 漂移區(260); 在所述主體區域(220)處的柵極電極(210)，所述主體區域(220)和所述漂移區(260)沿著第一方向設置在所述源極區域(201)與所述漏極區域(205)之間，所述第一方向平行于所述主表面(110)，所述柵極電極(210)設置在沿著所述第一方向延伸的溝槽(212)中， 第一源極接觸(127)，所述第一源極接觸(127)電連接至所述源極區域(201)和源極端子(271)， 第二源極接觸(128)，所述第二源極接觸(128)設置在半導體主體中的第二源極接觸開口(1280)中，以及 主體接觸部分(225)，所述主體接觸部分(225)電連接至所述第二源級接觸(128)和所述主體區域(220)，所述主體接觸部分(225)設置在所述第二源極接觸開口( 1280)的側壁(128a)處。20.根據權利要求19所述的半導體器件(I)，其中所述晶體管的陣列的第一源極接觸(127)和第二源極接觸(128)沿著垂直于所述第一方向的第二方向交替地設置。21.根據權利要求19或20所述的半導體器件(I)，其中在所述主體接觸部分與所述漏極區域(205)之間的距離小于在所述源極區域(201)與所述漏極區域(205)之間的距離。
【文檔編號】H01L21/336GK106057897SQ201610228929
【公開日】2016年10月26日
【申請日】2016年4月13日 公開號201610228929.9, CN 106057897 A, CN 106057897A, CN 201610228929, CN-A-106057897, CN106057897 A, CN106057897A, CN201610228929, CN201610228929.9
【發明人】A·邁澤爾, T·施勒塞爾
【申請人】英飛凌科技股份有限公司