半導體器件、集成電路和制造半導體器件的方法
【專利摘要】本發明涉及半導體器件、集成電路和制造半導體器件的方法。半導體器件包括在具有第一主表面的半導體襯底中的晶體管。該晶體管包括源極區域、漏極區域、溝道區域、漂移區和柵極電極，該柵極電極與該溝道區域的至少兩側相鄰。柵極電極設置在與第一主表面平行的第一方向上延伸的溝槽中。柵極電極電耦合至柵極端子。溝道區域和漂移區沿著第一方向設置在源極區域與漏極區域之間。半導體器件進一步包括導電層，該導電層位于柵極電極下方并且與柵極電極絕緣。導電層電連接至柵極端子。
【專利說明】
半導體器件、集成電路和制造半導體器件的方法
技術領域
[0001] 本發明總體上設及半導體器件領域，并且更具體地設及半導體器件、集成電路和 制造半導體器件的方法。
【背景技術】
[0002] 在汽車和工業電子學中常用的功率晶體管，在確保高的壓阻斷能力的同時，需要 低的導通狀態電阻(R。。）。例如，Mosr金屬氧化物半導體"）功率晶體管應該能夠取決于應用 要求而將數十伏至數百或者數千伏的漏極至源極電壓Vds阻斷。MOS功率晶體管在大約2V至 20V的典型柵極-源極電壓下通常傳導非常大的電流，該電流可W高達數百安培。
[0003] 其中電流流動主要發生為與半導體襯底的第一主表面平行的橫向功率器件，對于 其中集成有另一些部件諸如開關、橋和控制電路的集成電路有用。
[0004] 根據現有技術，存在一種集成方案，該集成方案將包括溝槽的豎直功率器件與另 一些部件諸如邏輯電路結合起來制造工藝。通常，場極板設置在溝槽的下部分中，并且柵極 電極設置在溝槽的上部分中。在運種豎直功率器件中，電流流動主要發生為與半導體襯底 的第一主表面垂直。
[0005] 需要發展可W利用已知的集成方案進行制造的另一些橫向晶體管構思。

【發明內容】

[0006] 根據一個實施例，半導體器件包括在具有第一主表面的半導體襯底中的晶體管。 該晶體管包括源極區域、漏極區域、溝道區域、漂移區和柵極電極，該柵極電極與該溝道區 域的至少兩側相鄰。柵極電極設置于在與第一主表面平行的第一方向上延伸的柵極溝槽 中。柵極電極電禪合至柵極端子，溝道區域和漂移區沿著第一方向設置在源極區域與漏極 區域之間。該半導體器件進一步包括導電層，該導電層位于柵極電極下方并且與該柵極電 極絕緣，該導電層電連接至柵極端子。
[0007] 根據一個實施例，半導體器件包括在具有第一主表面的半導體襯底中的晶體管。 該晶體管包括源極區域、漏極區域、溝道區域、漂移區、和柵極電極，該柵極電極與該溝道區 域的至少兩側相鄰。該晶體管進一步包括場極板，該場極板與漂移區的至少兩側相鄰，該柵 極電極設置在與第一主表面平行的第一方向上延伸的溝槽中。溝道區域和漂移區沿著第一 方向設置在源極區域與漏極區域之間。該半導體器件進一步包括導電層，該導電層位于柵 極電極下方并且與該柵極電極絕緣，該導電層電連接至場極板。
[000引根據一個實施例，半導體器件包括在具有第一主表面的半導體襯底中的晶體管。 該晶體管包括源極區域、漏極區域、溝道區域、漂移區、和柵極電極，該柵極電極與該溝道區 域的至少兩側相鄰。柵極電極電禪合至柵極端子，溝道區域和漂移區沿著與第一主表面平 行的第一方向設置在源極區域與漏極區域之間。該半導體器件進一步包括導電層，該導電 層位于柵極電極下方并且與該柵極電極絕緣，該柵極電極和導電層設置于在第一方向上延 伸的柵極溝槽中。導電層與柵極端子并且與源極端子斷開。
[0009] 根據閱讀W下詳細說明并且根據觀測所附附圖，本領域技術人員將認識到附加的 特征和優點。
【附圖說明】
[0010] 所附附圖被包含進來W提供對本發明的各個實施例的進一步理解，并且包含在本 說明書中并且構成本說明書的一部分。附圖圖示了本發明的各個實施例，并同說明書一起 用于說明原理。本發明的其它實施例和許多預期優點將由于通過參照W下詳細說明而變得 更充分理解而容易被理解。附圖的元件不一定相對于彼此成比例。相同的附圖標記表示對 應的相似部分。
[0011] 圖1示出了根據一個實施例的半導體器件的水平截面圖；
[0012] 圖2示出了在圖1中圖示的半導體器件的截面圖；
[0013] 圖3A和圖3B圖示了在圖1中示出的半導體器件的另一些截面圖；
[0014] 圖4A示出了根據一個實施例的集成電路的水平截面圖；
[0015] 圖4B示出了在圖4A中示出的集成電路的部分的截面圖；
[0016] 圖5A至圖甜圖示了用于圖示用于制造半導體器件的方法的截面圖和對應掩膜；
[0017] 圖6概述了用于制造半導體器件的方法；
[0018] 圖7示出了用于制造根據一個實施例的集成電路的方法的流程圖；
[0019] 圖8A示出了根據另一實施例的半導體器件的截面圖；
[0020] 圖8B示出了實施例的水平截面圖；
[0021] 圖8C示出了實施例的另一截面圖；
[0022] 圖9示出了根據一個實施例的集成電路的水平截面圖；
[0023] 圖IOA示出了根據一個實施例的半導體器件的截面圖；
[0024] 圖IOB示出了半導體器件的水平截面圖；
[0025] 圖IOC示出了半導體器件的另一截面圖；
[0026] 圖11示出了根據一個實施例的集成電路的水平截面圖；W及
[0027] 圖12示出了根據一個實施例的集成電路的實施方式。
【具體實施方式】
[0028] 在W下詳細說明中，參照了對應的附圖，運些對應附圖構成本詳細說明的一部分， 并且W圖示的方式在其中圖示了可W實踐本發明的具體實施例。就運點而言，方向性術語 諸如"頂部"、"底部"、"正"、"背"、"首"、"尾"等，參照所描述的附圖的定向來使用。由于本發 明的各個實施例的部件可W定位在多個不同定向上，所W方向性術語是為了說明而使用的 而不是限制性的。要理解，在不背離由權利要求書限定的范圍的情況下，可W利用其它實施 例，并且可W做出結構上或者邏輯上的改變。
[0029] 各個實施例的說明不是限制性的。具體而言，在下文中描述的各個實施例的元件 可W與不同實施例的元件組合。
[0030] 在W下說明中使用的術語"晶片"、"襯底"或者"半導體襯底"可W包括具有半導體 表面的任何基于半導體的結構。晶片和結構將被理解為包括娃、絕緣體上娃(SOI)、藍寶石 上娃(SOS)、滲雜和非滲雜半導體、由基礎半導體基底支撐的娃的外延層、W及其它半導體 結構。半導體不需要是基于娃的。半導體也可W是錯化娃、錯、或者神化嫁。根據其它實施 例，碳化娃(SiC)或者氮化嫁(GaN)可W形成半導體襯底材料。
[0031] 如在本說明書中使用的術語"橫向的"和"水平的"旨在描述與半導體襯底或者半 導體本體的第一表面平行的定向。該第一表面可W是，例如，晶片或者裸片的表面。
[0032] 如在本說明書中使用的術語"豎直的"旨在描述布置為與半導體襯底或者半導體 本體的第一表面垂直的定向。
[0033] 如此處所使用的，術語"具有"、"含有"、"包含"、"包括"等是開放性術語，運些術語 表示存在規定的元件或者特征，但是不排除附加的元件或者特征。"一"、"一個"和"該"旨在 包括復數形式W及單數形式，除非上下文另有明確指示。
[0034] 附圖和說明書通過在滲雜類型V'或者V'旁標注或者V'來圖示相對滲雜濃 度。例如，V"指低于V滲雜區域的滲雜濃度的滲雜濃度，而V"滲雜區域具有比V滲雜 區域的滲雜濃度更高的滲雜濃度。具有相同的相對滲雜濃度滲雜區域并不一定具有相同的 絕對滲雜濃度。例如，兩個不同的V'滲雜區域可W具有相同或者不同的絕對滲雜濃度。在 附圖和說明書中，為了更好理解，常常將滲雜部分指定為V'或者V'滲雜的。如要清楚理解 的，該指定不旨在是限制性的。滲雜類型可W是任意的，只要實現了所描述的功能。進一步 地，在所有實施例中，滲雜類型可W被反轉。
[0035] 如在本說明書中所采用的，術語"禪合"和/或"電禪合"不旨在表示元件必須直接 地禪合在一起，可W在"禪合"或者"電禪合"的元件之間設置中間元件。術語"電連接"旨在 描述在電連接在一起的各個元件之間的低歐姆電連接。
[0036] 圖1示出了根據一個實施例的半導體器件1的水平截面圖。圖1的截面圖是沿著與 半導體襯底的第一主表面平行的平面所截取的。在圖1中示出的半導體器件1包括源極區域 201、漏極區域205、溝道區域220和漂移區260。源極區域201、漏極區域205和漂移區260可W 滲雜有第一導電類型的滲雜劑，例如，n型滲雜劑。源極區域和漏極區域20U205的滲雜濃度 可W高于漂移區260的滲雜濃度。溝道區域220布置在源極區域201與漂移區260之間。溝道 區域220滲雜有第二導電類型的滲雜劑，例如，P型滲雜劑。條形的源極區域201和條形的溝 道區域220設置在相鄰的柵極溝槽213之間。柵極溝槽213形成在半導體襯底的第一主表面 中，并且在與半導體襯底的第一主表面平行的第一方向（例如，X方向）上延伸。柵極電極210 設置在柵極溝槽213中W便與溝道區域220相鄰。進一步地，導電材料270的部分設置在柵極 溝槽中，導電材料270通過介電層271與柵極電極210絕緣。在半導體襯底的第一主表面處的 導電材料270與條形的源極區域201相鄰設置。漂移區260可W布置在溝道區域220與漏極區 域205之間。源極區域201、溝道區域220、漂移區260和漏極區域205沿著第一方向設置。
[0037] 當適當的電壓被施加至柵極電極210時，形成在溝道區域220中的溝道的導電性由 柵極電壓控制。柵極電極210借由絕緣柵極介電材料211諸如氧化娃，而與溝道區域220絕 緣。通過形成在溝道區域220中的控制溝道的導電性，可W控制經由形成在溝道區域220中 的溝道和漂移區260從源極區域201至漏極區域205的電流流動。根據一個實施例，晶體管可 W進一步包括場極板250,該場極板250布置為與漂移區260相鄰。場極板250借由絕緣場介 電層251諸如氧化娃，而與漂移區260絕緣。場極板250設置為與半導體襯底的第一主表面相 鄰。
[0038] 如上面已經提及的，當晶體管導通時，反型層形成在溝道區域220與絕緣柵極介電 材料211之間的邊界處。因此，晶體管處于經由漂移區260從源極區域201至漏極區域205的 導電狀態。當晶體管斷開時，在溝道區域220與絕緣柵極介電材料211之間的邊界處不形成 導電溝道，從而使得無電流流動。進一步地，在斷開狀態下，可W向場極板250施加適當的電 壓。在斷開狀態下，場極板250耗盡來自漂移區260的電荷載流子，從而使得半導體器件1的 擊穿電壓特性得到改進。與不具有場極板的器件相比，在包括場極板250的半導體器件1中， 可W增加漂移區260的滲雜濃度而不會使擊穿電壓特性退化。由于漂移區260的更高滲雜濃 度，所W進一步地減少了導通電阻Rds。。，從而使得半導體特性得到改進。半導體器件1可W 進一步包括本體接觸部分280,該本體接觸部分280可W滲雜有第二導電類型的滲雜劑。進 一步地，半導體器件1包括隔離溝槽292,該隔離溝槽292圍繞橫向晶體管的陣列。絕緣材料 291設置在隔離溝槽292的側壁處。進一步地，導電填充物290設置在隔離溝槽292內。
[0039] 在圖1中示出的半導體器件1中，電流流動主要發生在第一方向上，即，在與第一主 表面平行的方向上。晶體管可W實現場效應晶體管。
[0040] 圖2圖示了半導體器件1的沿著在圖1中標記為I和I'的線的截面圖。圖2的截面圖 橫斷柵極電極210和場極板250。半導體器件1形成在包括基礎層15的半導體襯底100中，該 基礎層15可W例如滲雜有第一導電類型例如n+。基礎層15可W包括在更低滲雜濃度下的第 一導電類型的區域。該區域可W與襯底材料的滲雜有第二導電類型的滲雜劑的層16相鄰設 置。層16可W設置在基礎層15之上。形成對應的滲雜襯底部分和阱，W提供包括重滲雜區域 201a的源極區域201，該重滲雜區域201a與源極電極202接觸。進一步地，本體接觸部分280 包括重滲雜區域280a，該重滲雜區域280a與本體接觸塞281接觸。本體接觸部分280經由滲 雜部分225(-般也稱為本體接觸部)將溝道區域220連接至適當的電位，諸如源極電位，W 避免可形成在該部分處的寄生雙極晶體管。滲雜部分225是襯底材料的層16的滲雜有第二 導電類型的滲雜劑的運部分。如圖1所示，本體接觸部分280在與第一主表面110平行并且相 對于第一方向垂直的第立方向（例如，y方向）上延伸。同樣，源極區域201沿著第立方向延 伸。漏極區域205與漂移區260相鄰設置。漏極區域205和漂移區260可W由一個單層部分形 成。漏極區域205也可W按照比漂移區260更高的滲雜濃度進行滲雜。漏極區域可W借由重 滲雜接觸部分205a電連接至漏極電極206。源極電極202和本體接觸塞281可W電禪合至源 極端子274,并且漏極電極206可W電禪合至漏極端子275。
[0041 ]柵極電極210設置在柵極溝槽213中。柵極溝槽213設置在半導體襯底100的第一主 表面110中，并且可W在Z方向上延伸直到層16的底側為止。柵極電極210可W電連接至柵極 端子273。導電材料270設置在柵極溝槽213中。導電材料270的部分設置在柵極電極210下方 的半導體襯底100中，并且通過絕緣材料211與柵極電極210 W及通過絕緣材料271與周圍的 半導體材料絕緣。根據一個實施例，導電層270的部分設置為與第一主表面110鄰近。導電層 270經由連接塞272禪合至適當的電位。從而，可W避免可形成在該位置處的寄生MOS晶體 管。例如，導電層270可W禪合至柵極端子273。
[0042] 該半導體器件可W進一步包括場極板250,該場極板250與漂移區260相鄰。例如， 場極板250可W設置在從第一主表面110延伸至與柵極電極溝槽213相同的深度的場極板溝 槽253中。場極板溝槽253可W在第一方向上延伸。場極板250可W與第一主表面110相鄰。隔 離溝槽292可W延伸至與柵極溝槽213和場極板溝槽253相同的深度。填充在隔離溝槽292中 的材料290,可W是與場極板250的材料和材料270相同的材料，該材料270設置在柵極電極 210下方的半導體襯底100中。
[0043] 如在圖1中進一步所示，在相鄰柵極溝槽213之間的間距可W與在相鄰場極板溝槽 253之間的間距不同。通常，間距表示柵極溝槽的寬度與在相鄰柵極溝槽之間的距離之和、 或者場極板溝槽的寬度與在相鄰場極板溝槽之間的距離之和。
[0044] 源極區域201和漏極區域205設置在第一主表面110處。源極區域201可W延伸到襯 底的深度方向（例如，Z方向）中。例如，源極區域201可W大約延伸至柵極溝槽213的深度。漏 極區域205可W延伸到襯底的深度方向（例如，Z方向）中。例如，漏極區域205可W大約延伸 至柵極溝槽213或者場極板溝槽253的深度。
[0045] 圖3A示出了半導體器件的沿著在圖1中標記為n和n'的線的另一截面圖。圖3A的 截面圖橫斷溝道區域220和漂移區260。
[0046] 源極區域201的部分設置在相鄰柵極溝槽213(用虛線表示)之間。溝道區域220設 置在柵極電極210的相鄰部分之間。溝道區域220包括滲雜有第二導電類型的滲雜襯底部 分。漂移區260設置在相鄰場極板溝槽253(用虛線表示)之間。
[0047] 圖3B示出了半導體器件的在分別相對于在I與I'之間或者n與n'之間的方向垂 直的方向上，沿著在圖1中標記為虹和虹'的線的截面圖。如在圖3B中所示，溝道區域220具 有脊件(ridge)的形狀，該脊件具有寬度dl。換言之，溝道區域通過相鄰的柵極溝槽213被圖 案化為第一脊件的形狀。例如，脊件可W具有頂側220a和兩個側壁22化。側壁22化可W相對 于第一主表面110垂直地或者W大于75°的角度延伸。根據在圖3B中示出的實施例，柵極電 極210可W與該脊件的至少兩側相鄰設置。進一步地，柵極電極210也可W與該脊件的頂側 220a相鄰。根據另一實施例，柵極電極210可W僅與該脊件的兩個側壁220b相鄰。如在圖3B 中進一步圖示的，導電材料270設置在柵極溝槽213的下部分中。柵極溝槽的下部分被導電 層270填充。
[004引如已經參照圖1至圖3B所討論的，半導體器件1包括晶體管5,該晶體管5形成在具 有第一主表面110的半導體襯底100中。晶體管5包括源極區域201、漏極區域205、溝道區域 220、漂移區260和柵極電極210,該柵極電極210與溝道區域的至少兩側相鄰。柵極電極210 設置于在與第一主表面平行的第一方向上延伸的柵極溝槽213中。溝道區域220和漂移區 260沿著第一方向設置在源極區域201與漏極區域205之間。半導體器件進一步包括導電層 270,該導電層270在柵極電極下方并且與柵極電極絕緣。導電層270電禪合至柵極端子。
[0049] 導電層270的部分與第一主表面相鄰設置。例如，導電層270可W設置在柵極溝槽 213中并且部分地包圍柵極電極210。根據另一實施例，半導體器件1可W包括場極板250,該 場極板250布置為與漂移區260相鄰。
[0050] 如已經在前述中說明的，溝道區域220具有在第一方向上延伸的第一脊件222的形 狀。根據一個實施例，漂移區260也可W具有沿著第一方向延伸的第二脊件的形狀。如圖1所 示，第二脊件262可W具有與第一脊件222的寬度dl不同的寬度d2。根據另一實施例，第二脊 件的寬度可W等于第一脊件的寬度。
[0051] 根據一個實施例，溝道區域220的寬度山為山含2X Id,其中Id表示形成在柵極電極 211與溝道區域220之間的界面處的耗盡區的長度。例如，耗盡區的寬度可W確定為：
[0化2]
[0053] 其中eS表示半導體材料的介電常數(針對娃是11.9 X e日，e日=8.85 X I〇-i4F/cm)，k 表示玻爾茲曼常量（1.38066 X 1(T23J/K)，T表示溫度，In表示自然對數，Na表示半導體本體 的雜質濃度，m表示本征載流子濃度(在27°C下針對娃是1.45X l〇Wcnf3)，W及q表示元電荷 (1.6Xl〇-"C)。
[0054] 通常，耗盡區的長度根據柵極電壓而變化。假設在晶體管中，在與闊值電壓對應的 柵極電壓下的耗盡區的長度與耗盡區的最大寬度對應。例如，第一脊件的寬度可W沿著半 導體襯底100的第一主表面110為大約20nm至130nm，例如，40nm至120nm。
[0055] 而且，長度與寬度之比可W滿足W下關系：si/di>2.0,其中SI表示沿著第一方向 所測得的、與柵極電極210接觸的第一脊件的長度，或者換言之，溝道區域的長度，如也在圖 1中圖示的。根據另外的實施例，si/di>2.5。根據另一實施例，漂移區260可W包括未被圖案 化W形成脊件的平整表面。
[0056] 根據寬度為山^ 2 X Id的實施例，晶體管5是所謂的"完全耗盡"晶體管，在該"完全 耗盡"晶體管中，當柵極電極210設置為導通電壓時，溝道區域220完全耗盡。在運種晶體管 中，可W實現最佳亞闊值電壓并且可W有效地抑制短溝道效應，產生改進的器件特性。
[0057] 根據另一實施例，寬度dl可W大于2 X Id，并且與平面晶體管相比，晶體管5可W作 為具有增加的溝道寬度的晶體管來操作。
[0058] 另一方面，在包括場極板250的晶體管中，理想的是使用具有比寬度dl要大得多的 寬度d2的漂移區260。由于漂移區d2的寬度更大，所W可W進一步減少漂移區260的電阻 Rds。。，從而進一步改進器件特性。為了改進在本體區域中的半導體器件的特性、并且進一步 改進在漂移區中的器件特性，可W通過使用適當的蝕刻掩膜來實現對柵極電極和場極板進 行圖案化，W便提供不同寬度的第一脊件和第二脊件。
[0059] 如將參照圖5A至圖5H具體討論的，在圖1至圖3B中示出的半導體器件可W通過用 于制造豎直功率晶體管（即，通過設置在形成在半導體襯底100的第一主表面110中的溝槽 中的兩個不同導電層來實施場極板250和柵極電極210的功率晶體管）的集成方案來制造。 在運種豎直功率晶體管中，源極區域和漏極區域設置在半導體襯底100的相對的主表面處。
[0060] 圖4A示出了根據一個實施例的集成電路的水平截面圖。圖4A的截面圖在與半導體 襯底的第一主表面平行的平面中截取。如圖所示，根據一個實施例的集成電路2包括如此處 已經在上面參照圖1至圖3B進行了描述的半導體器件1。進一步地，集成電路2包括第二半導 體器件3,該第二半導體器件3包括豎直功率晶體管，例如，場效應晶體管。如在圖4A中具體 圖示的，第二半導體器件3包括多個柵極溝道310,運些柵極溝道310在與半導體襯底的第一 主表面平行的方向上行進。半導體器件3可W進一步包括隔離溝槽393,該隔離溝槽393包圍 柵極溝槽310的陣列。絕緣層391設置在隔離溝槽393的側壁處。進一步地，導電填充物390設 置在隔離溝槽393中。
[0061] 圖4B示出了第二半導體器件3的沿著在圖4A中標記為虹和虹'的線的截面圖。半導 體器件3包括可W并聯連接的多個豎直晶體管35。豎直晶體管35中的每一個包括柵極溝槽 310,該柵極溝槽310形成在半導體襯底100的第一主表面110中。半導體器件3包括源極區域 401，該源極區域401與第一主表面110相鄰設置；W及漏極區域409,該漏極區域409設置在 半導體襯底100的背側。漏極電極410與漏極區域409相鄰設置。進一步地，半導體器件3包括 溝道區域402和漂移區406,該溝道區域402和漂移區406在相對于第一主表面110垂直的第 二方向（例如，Z方向）上，設置在源極區域401與漏極區域409之間。場極板405設置在柵極溝 槽310的下部分中。進一步地，柵極電極403設置在柵極溝槽310的與溝道區域402相鄰的上 部分中。柵極電極403借由柵極電介質408與溝道區域402絕緣。進一步地，場極板405借由場 介電層407與漂移區406絕緣。柵極電極403通過絕緣層412與場極板405絕緣。
[0062] 當適當的電壓被施加至柵極電極403時，導電溝道形成在溝道區域402與柵極介電 層408之間的界面處。因此，柵極電極控制在源極區域401與漏極區域409之間的電流流動。 當晶體管斷開時，在溝道區域402與柵極介電層408之間的界面處不形成導電溝道。進一步 地，由于存在場極板405,所W電荷載流子從漂移區406耗盡，從而使得由此產生的晶體管可 W承受較高的電壓。根據一個實施例，兩種類型的晶體管，即，橫向晶體管5和豎直晶體管 35,可W集成在單個半導體襯底100中。進一步地，兩個半導體器件可W通過共同的（joint) 處理工藝來形成。例如，可W通過針對第一半導體器件1和第二半導體器件3使用不同的掩 膜，來處理相應的部件。
[0063] 圖5A至圖甜圖示了制造半導體器件1或者集成電路2的步驟。圖5A至圖甜具體地圖 示了沿著在圖1中標記為I和I'的線的截面圖。
[0064] 用于執行根據一個實施例的方法的起點可W是滲雜有第一導電類型的滲雜劑的 重滲雜晶片，例如，n+型半導體晶片500。在半導體晶片500之上，外延生長W比晶片500更低 的滲雜濃度被滲雜的第一導電類型的半導體層510,例如，rT層。圖5A示出了由此產生的結 構的示例的截面圖。半導體層510的表面形成由此產生的襯底的第一主表面520。
[0065] 之后，可W執行多個滲雜工藝W便提供阱注入部分。例如，運些阱注入部分可W限 定第一半導體器件和第二半導體器件1、3的部件。進一步地，注入阱部分可W實現待在稍后 的工藝或者并行的工藝中形成的邏輯電路的部件。
[0066] 圖5B示出了由此產生的結構的示例。如圖5B所示，滲雜有第二導電類型的滲雜劑 的層530設置在半導體層510的W更低滲雜濃度滲雜的第一導電類型的部分515之上。進一 步地，第一導電類型的部分550與第一主表面520相鄰設置。層530在第一導電類型的部分 515與部分550之間提供豎直隔離。附加地，第二導電類型的部分540與第一主表面520相鄰 設置。
[0067] 之后，可W執行蝕刻工藝。根據制造集成電路的方法的一個實施例，可W采用用于 對第二半導體器件3的部件進行對應處理的掩膜。例如，可W使用在圖5D中示出的掩膜570 來在如圖5C所示的半導體襯底100的第一主表面520中形成溝槽560、565, W便形成柵極電 極210和場極板250。進一步地，雖然在圖5C和圖加中未明確示出，但是掩膜570可W包括用 于形成隔離溝槽293的開口。在圖5D中示出的掩膜570包括用于限定柵極溝槽560的開口 574、和用于限定場極板溝槽565的開口 572。通過使用在圖抓中示出的掩膜570,執行蝕刻工 藝W便形成溝槽560、565。之后，可W沉積絕緣層，在運之后沉積導電層。
[0068] 例如，也如圖祀所示，可W在第一溝槽560中形成第一絕緣層561，并且可W在第二 溝槽565中形成第二絕緣層。進一步地，可W在第一溝槽560中形成第一導電層562,并且可 W在第二溝槽565中形成第二導電層567。按照相似的方式，可W在隔離溝槽(未示出）中形 成絕緣層和導電層。例如，形成絕緣層561、566和導電層562、567的工藝可W是形成如在圖 4B中示出的場介電層407和場極板405的工藝步驟。
[0069] 之后，通過使用例如在圖5G中示出的掩膜570來執行另外的蝕刻工藝。如圖所示， 在圖5G中示出的掩膜570包括限定柵極電極210的位置的開口 575。
[0070] 圖5F示出了在執行對應蝕刻工藝之后由此產生的結構的示例。如圖所示，凹槽563 形成在導電層562和絕緣層561中。凹槽563形成在由在掩膜570中的開口575限定的位置處。 之后，執行形成絕緣層在運之后形成導電層569的另外的工藝。由于該處理步驟的作用，所 W在凹槽563的側壁和低側上形成薄絕緣層568,在運之后形成導電填充物569。例如，該工 藝也可W形成在圖4B中圖示的豎直晶體管35的柵極介電層408和柵極電極403。進一步地， 可W執行滲雜工藝，W便提供源極區域和漏極區域20U205的重滲雜部分。圖5H示出了由此 產生的結構的示例。
[0071] 之后，可W執行另外的處理步驟W便提供第一半導體器件1和第二半導體器件3的 另外的部件。例如，可W形成另外的絕緣層，在運之后形成至第一半導體器件和第二半導體 器件1、3的各個部件的相應接觸。
[0072] 圖6概述了制造根據一個實施例的半導體器件的方法的要素。如圖6所示，制造半 導體器件的方法包括:在具有第一主表面的半導體襯底中形成晶體管。形成晶體管包括:形 成源極區域(S40);形成漏極區域(S40);形成溝道區域(SlO);形成漂移區（S20); W及在與 溝道區域的至少兩側相鄰的第一主表面平行的第一方向上延伸的溝槽中形成柵極電極 (S30)，其中溝道區域和漂移區沿著第一方向設置在源極區域與漏極區域之間。形成半導體 器件進一步包括:形成導電層(S25)，該導電層的部分設置在位于柵極電極下方并且與該柵 極電極絕緣的半導體襯底中。
[0073] 根據一個實施例，該方法可W進一步包括:在第一主表面中形成溝槽。形成導電層 可W包括:在溝槽中形成導電材料。根據一個實施例，該方法可W進一步包括:在溝槽中對 導電材料的部分進行回蝕刻。例如，形成柵極電極可W包括:在導電層的部分之上形成絕緣 層，該絕緣層內襯溝槽的側壁；W及在絕緣層之上形成柵極導電層。根據一個實施例，形成 半導體器件可W進一步包括形成場極板(S35)。
[0074] 進一步地，圖7概述了制造集成電路的方法的要素。如圖所示，形成集成電路可W 包括：在具有第一主表面的半導體襯底中，形成第一晶體管（SlOO)并且形成第二晶體管 (S200)。形成第一晶體管可W包括:形成第一源極區域(S140);形成第一漏極區域(S140); 形成第一溝道區域(SllO);形成第一漂移區（S120); W及在與第一主表面平行的第一方向 上延伸的溝槽中形成第一柵極電極(S130)，其中第一柵極電極形成為與溝道區域的至少兩 側相鄰設置。可W完成形成第一溝道區域并且形成第一漂移區，從而使得它們沿著第一方 向設置在第一源極區域與第一漏極區域之間。進一步地，形成第二晶體管(S200)包括:形成 第二源極區域(S240);形成第二漏極區域(S240);形成第二溝道區域(S210);形成第二漂移 區（S220); W及形成第二柵極電極(S230)，其中第二溝道區域和第二漂移區沿著第二方向 設置在第二源極區域與第二漏極區域之間，第二漏極區域相對于第一主表面垂直地延伸。 根據一個實施例，形成第一晶體管(SlOO)可W進一步包括:形成導電層(S125)，該導電層的 部分設置在位于第一柵極電極下方并且與該第一柵極電極絕緣的半導體襯底中。根據一個 實施例，形成第二晶體管(S200)可W進一步包括:形成第二場極板(S225) W便被布置為與 第二漂移區相鄰。
[0075] 根據一個實施例，該方法可W進一步包括:在第一主表面中形成溝槽。形成導電層 的部分可W包括:在溝槽中形成導電材料。根據一個實施例，該方法可W進一步包括:對在 溝槽中的導電材料的部分進行回蝕刻。例如，形成第一柵極電極可W包括:在導電層的部分 之上形成絕緣層，該絕緣層內襯溝槽的側壁；W及在絕緣層之上形成柵極導電層。
[0076] 根據一個實施例，形成第一半導體器件可W進一步包括:形成第一場極板。
[0077] 根據一個實施例，第一晶體管的元件和第二晶體管的元件可W通過共同的處理工 藝來形成。例如，形成用于形成第一柵極電極的溝槽、W及形成用于形成第二柵極電極的溝 槽，可W包括使用不同掩膜的共同的蝕刻工藝。進一步地，形成導電層并且形成第二場極板 可W包括形成導電層的共同的方法。進一步地，形成第一柵極電極并且形成第二柵極電極 可W包括形成導電層的共同的方法。
[0078] 圖8A至圖8C示出了根據另一實施例的半導體器件的各個視圖。W下說明將集中在 本實施例與在圖1至圖3C中示出的實施例的不同之處。因此，除非另有說明，否則半導體器 件包括已經參照圖1至圖3C描述的部件。
[0079] 圖8A示出了半導體器件的在也如圖8B所示的I與I'之間的截面圖。截面圖橫斷柵 極電極210和場極板250。在圖8A中示出的半導體器件包括在具有第一主表面110的半導體 襯底中的晶體管5。該晶體管5包括源極區域201、漏極區域205、溝道區域、漂移區和柵極電 極210,該柵極電極210與溝道區域的至少兩側相鄰。溝道區域和漂移區沿著與第一主表面 平行的第一方向設置。半導體器件進一步包括場極板250,該場極板250與漂移區的至少兩 側相鄰。柵極電極設置在第一方向上延伸的溝槽中。半導體器件進一步包括導電層270,該 導電層270在柵極電極210下方并且與該柵極電極210絕緣。導電層電連接至場極板250。例 如，柵極電極、場極板250和導電層可W設置在第一方向（例如，X方向）上延伸的公共溝槽 214中。場極板250可W形成在半導體襯底100的第一主表面110處。柵極電極210和場極板 250可W沿著第一方向一前一后地布置。
[0080] 如圖8A所示，柵極電極210可W設置在溝槽214的左手側處W便與源極區域201接 觸。導電層270可W借由介電層271與相鄰的半導體材料絕緣。進一步地，柵極介電層211可 W設置在柵極電極210與導電層270的、場極板250的相鄰導電材料、源極區域201、和相鄰溝 道區域220之間。源極區域201可W在深度方向（例如，Z方向）上延伸至大約與柵極電極210 的深度對應的深度。場極板250可W經由場極板接觸塞252連接至適當的端子，例如，源極端 子274。因此，導電層270經由場極板250電連接至源極端子274。
[0081] 按照如已經參照圖1討論的相似方式，隔離溝槽292可W圍繞橫向晶體管的陣列。 按照相似的方式，在圖8A中也未示出，絕緣材料291可W設置在隔離溝槽的側壁處，并且導 電填充物可W設置在隔離溝槽內。晶體管可W實現場效應晶體管。
[0082] 圖8B示出了半導體器件的水平截面圖。如圖所示，與在圖1中示出的實施例不同， 柵極電極210分別延伸至溝槽214的左手側。柵極電極210接觸在與第一主表面平行的第= 方向（例如，y方向）上連續延伸的源極區域201。進一步地，場極板250可W設置在溝槽214 中。因此，在相鄰場極板之間的間距可W與在相鄰柵極電極210之間的間距相同。溝道區域 220通過相鄰溝槽214,被圖案化為在第一方向上延伸的脊件的形狀。按照相似的方式，漂移 區260通過溝槽214,被圖案化為在第一方向上延伸的脊件。場介電層251設置在場極板250 與相鄰漂移區260之間。場介電層251的厚度可W大于布置在柵極電極210與相鄰溝道區域 220之間的柵極介電層211的厚度。圖8B也示出了隔離溝槽292,該隔離溝槽292包括絕緣層 291和導電填充物290。
[0083] 圖SC示出了在圖SB中的n和n'之間截取的截面圖。圖SB的截面圖橫斷溝道區域 和漂移區。如圖所示，滲雜部分225經由本體接觸部分280和接觸區域280a連接至本體接觸 塞281(如圖8A所示）。本體接觸部分225可W將溝道區域220連接至端子（例如，源極端子 274)，該端子電連接至本體接觸塞281。源極區域201延伸至比溝槽214的深度更少的深度。 更加具體地，源極區域不與形成在溝槽214的下部分中的導電層270相鄰。
[0084] 圖9示出了集成電路的水平截面圖，該集成電路包括已經參照圖8A至圖8C說明的 半導體器件和包括豎直功率晶體管的第二半導體器件3。根據在圖9中示出的實施例，柵極 電極210和場極板250設置在溝槽214中。在柵極電極210下方的導電層電禪合至場極板250。 源極區域201與柵極電極210相鄰設置。集成電路的另外的部件與在圖4A中示出的集成電路 的相應部件相似。進一步地，第二半導體器件的截面圖與在圖4B中示出的截面圖相同。
[0085] 在圖8A至圖8C中示出的半導體器件1或者在圖9中示出的集成電路2可W通過運種 方法來制造，該方法包括與在圖5A至圖5H中圖示并且在圖6和圖7中說明的方法相似的步 驟。然而，與圖5A至圖5E中圖示的方法的不同的是，在圖5D中示出的掩膜被修改，W便提供 用于限定柵極溝槽和場極板溝槽的單個掩膜開口。進一步地，當執行蝕刻工藝時，與在圖5C 中示出的截面圖的不同的是，將溝槽560和565合并W形成用于形成柵極電極和場極板的單 個溝槽。進一步地，當形成如圖5F所示的凹槽563時，包括有開口 575的掩膜被對準，從而使 得僅僅左側與溝槽214的左側蝕刻齊平。結果，當使導電材料和絕緣材料凹進并且隨后形成 柵極介電層和柵極電極210時，柵極電極210設置在溝槽214的左手側并且與源極區域201相 鄰。
[0086] 圖IOA至圖IOC示出了半導體器件的另一實施例。本實施例的說明將集中在本實施 例與在圖1至圖3C中示出的實施例的不同之處。在圖IOA至圖IOC中示出的半導體器件1包括 在具有第一主表面110的半導體襯底100中的晶體管5。該晶體管5包括源極區域201、漏極區 域205、溝道區域220、漂移區260和柵極電極210,該柵極電極210與溝道區域220的至少兩側 相鄰。溝道區域220和漂移區260(兩者均在圖IOC中圖示)沿著與第一主表面110平行的第一 方向（例如，X方向）上設置在源極區域201與漏極區域205之間。半導體器件進一步包括導電 層，該導電層位于柵極電極下方并且與柵極電極210絕緣。柵極電極210和導電層270設置在 第一方向上延伸的溝槽213中。導電層270與柵極端子斷開并且與源極端子斷開。根據在圖 IOA至圖IOC中示出的實施例，半導體器件1可W可選地包括場極板250。該場極板250可W設 置在場極板溝槽中。場極板溝槽253和柵極溝槽213可W是單獨存在的溝槽。具體而言，在相 鄰場極板溝槽253之間的間距可W與在相鄰柵極溝槽213之間的間距不同。晶體管可W實現 場效應晶體管。
[0087] 圖IOA示出了半導體器件的截面圖。圖IOA的截面圖在也如圖IOB所示的I和I'之間 截取。如圖所示，柵極電極210和導電層270設置在柵極溝槽213中。柵極電極210和導電層 270彼此絕緣。導電層借由絕緣層271與相鄰半導體材料絕緣。導電層270可W完全地埋入柵 極溝槽213中，并且在半導體襯底的第一主表面110處可W不設置導電層270的部分。根據一 個解釋，導電層270實現被保持在未限定的電位下的浮置體。由于厚絕緣層271的影響，導電 層270可能不會很大地影響相鄰半導體材料。例如，絕緣層271的層厚度可W大約50至500， 該層厚度取決于理想的阻斷電壓。
[0088] 圖IOB示出了半導體器件的水平截面圖。如圖所示，在與第一主表面110平行的第 =方向上延伸的運部分源極區域201，與柵極電極210相鄰設置。柵極溝槽213和場極板溝槽 253可W按不同的間距設置。因此，溝道區域220可W通過相鄰柵極溝槽213被圖案化為脊件 的形狀。同樣，漂移區260可W借由場極板溝槽253被圖案化為第二脊件262。第二脊件262的 寬度Cb可W大于第一脊件222的寬度di。寬度可W在與第一方向垂直的第二方向上測得。
[0089] 圖IOC示出了在也如圖IOB所示的n與n'之間的截面圖。圖IOC的截面圖橫斷溝道 區域220和漂移區260。柵極溝槽213和場極板溝槽253設置在附圖的繪出的平面之前或者之 后。
[0090] 圖11示出了集成電路的水平平面圖，該集成電路包括已經參照圖IOA至圖10抗兌明 的半導體器件1。在圖11中，與在圖4A中圖示的部件相同的部件用對應的附圖標記來指定。 W下說明將集中在圖11與圖4A之間的不同之處。另外的部件與在圖4A中示出的部件相似或 者相同。與在圖4A中示出的實施例不同的是，根據圖11的實施例，半導體器件1按照如已經 參照圖IOA至圖IOC描述的方式來實現。柵極電極210從左手側延伸至柵極溝槽213的右手 偵U。進一步地，在柵極電極210下方的導電層270與源極端子或者柵極端子斷開。因此，導電 層270不連接至場極板250,也不連接至柵極電極210。導電層270整個地設置在柵極電極210 下方，從而使得在第一主表面110處不存在導電層270的部分。半導體器件1的其余部件與在 圖IOA至圖IOC中圖示的部件相同。進一步地，在虹與虹'之間的截面圖與在圖4B中示出的截 面圖相同。
[0091] 在圖IOA至圖IOC中示出的半導體器件或者在圖11中示出的集成電路2可W通過運 種方法來制造，該方法包括與在圖5A至圖5H中圖示并且在圖6和圖7中說明的方法相似的步 驟。然而，與在圖5A至圖5E中圖示的方法不同的是，在圖5G中示出的掩膜570可W被修改。因 此，在用于在溝槽560中使導電材料562凹進的蝕刻步驟期間，從溝槽560的上部分的整個橫 向延伸去除導電材料。例如，運可W通過使用具有開口 575的掩膜570來實現，該開口 575與 在圖5D中示出的掩膜570的開口 574對應。結果，在溝槽560中的其余導電材料562可W具有 水平表面。之后，形成絕緣材料568, W便提供柵極介電層211，在運之后形成導電層569,該 導電層569形成柵極電極210。
[0092] 圖12示出了如在圖4A和圖4B、圖9和圖11中的任何一個所示的集成電路的實施方 式。該集成電路包括第一晶體管12i(也稱為"高側"晶體管)和第二晶體管122(也稱為"低側" 晶體管）。第一晶體管121的源極端子和第二晶體管122的漏極端子電連接至公共OUT端子。第 一晶體管121的漏極端子可W連接至電池，并且第二晶體管122的源極端子可W連接至接地 電位。第一晶體管12巧W實現為豎直晶體管，即，在圖4A、圖4B、圖9和圖11中示出的第二晶 體管。第二晶體管122可W實現為例如在圖1至圖3、圖8和圖10中示出的橫向晶體管。在圖12 中示出的集成電路實現半橋。由于第二晶體管作為包括在第一主表面處的漏極區域的橫向 晶體管來實現運一特征的作用，第一晶體管和第二晶體管可W容易地集成在單個半導體襯 底中。進一步地，可W簡化制造工藝，運是因為第一晶體管和第二晶體管的各個部件可W通 過共同或者公共的處理步驟來形成。在圖4A、圖4B、圖9、圖11和圖12中示出的集成電路可W 用在電動機中或者在DC-DC轉換器中。另外的實施例設及包括在圖12中示出的半橋、或者在 圖4A、圖9和圖11中的任何一個中圖示的集成電路的電動機或者DC-DC轉換器。
[0093] 雖然上面已經描述了本發明的各個實施例，但是顯而易見的是，也可W實現另外 的實施例。例如，另外的實施例可W包括在權利要求書中列舉的特征的任何子組合或者在 上面給出的示例中描述的元件的任何子組合。因此，隨附權利要求書的該精神和范圍不應 該限于對此處所包含的各個實施例的說明。
【主權項】
1. 一種包括晶體管的半導體器件，所述晶體管位于具有第一主表面的半導體襯底中， 所述晶體管包括： 源極區域； 漏極區域； 溝道區域； 漂移區；以及 柵極電極，所述柵極電極與所述溝道區域的至少兩側相鄰，所述柵極電極設置于在第 一方向上延伸的柵極溝槽中，所述第一方向與所述第一主表面平行，所述柵極電極電耦合 至柵極端子，所述溝道區域和所述漂移區沿著所述第一方向設置在所述源極區域與所述漏 極區域之間， 所述半導體器件進一步包括導電層，所述導電層位于所述柵極電極下方、并且與所述 柵極電極絕緣，所述導電層電連接至所述柵極端子。2. 根據權利要求1所述的半導體器件，其中所述導電層的部分設置為與所述第一主表 面相鄰。3. 根據權利要求1所述的半導體器件，其中所述導電層設置在所述柵極溝槽中。4. 根據權利要求1所述的半導體器件，進一步包括場極板，所述場極板與所述漂移區相 鄰布置，所述場極板設置在所述第一主表面處。5. 根據權利要求1所述的半導體器件，其中所述溝道區域具有在所述第一方向上延伸 的第一脊件的形狀。6. 根據權利要求5所述的半導體器件，其中所述漂移區的部分具有沿著所述第一方向 延伸的第二脊件的形狀。7. 根據權利要求6所述的半導體器件，其中所述第二脊件具有與所述第一脊件的寬度 不同的寬度。8. 根據權利要求5所述的半導體器件，其中s/d>2.0,其中s表示所述第一脊件的沿著第 一方向測得的長度，并且其中d表示所述第一脊件的寬度。9. 一種集成電路，包括根據權利要求1所述的半導體器件、以及第二晶體管，所述第二 晶體管包括： 第二源極區域； 第二漏極區域； 第二溝道區域； 第二漂移區； 第二柵極電極；以及 第二場極板，所述第二場極板與所述第二漂移區相鄰，所述第二溝道區域和所述第二 漂移區沿著第二方向設置在所述第二源極區域與所述第二漏極區域之間，所述第二方向相 對于所述第一主表面垂直地延伸。10. 根據權利要求9所述的集成電路，其中所述集成電路實現半橋。11. 一種包括晶體管的半導體器件，所述晶體管位于具有第一主表面的半導體襯底中， 所述晶體管包括： 源極區域； 漏極區域； 溝道區域； 漂移區； 柵極電極，所述柵極電極與所述溝道區域的至少兩側相鄰；以及 場極板，所述場極板與所述漂移區的至少兩側相鄰，所述柵極電極設置于在第一方向 上延伸的溝槽中，所述第一方向與所述第一主表面平行， 所述溝道區域和所述漂移區沿著所述第一方向設置在所述源極區域與所述漏極區域 之間， 所述半導體器件進一步包括導電層，所述導電層位于所述柵極電極下方并且與所述柵 極電極絕緣，所述導電層電連接至所述場極板。12. 根據權利要求11所述的半導體器件，其中所述導電層和所述場極板設置于形成在 所述半導體襯底的所述第一主表面中的柵極溝槽中。13. 根據權利要求12所述的半導體器件，其中所述場極板設置在所述第一主表面處、并 且在豎直方向上從所述第一主表面延伸。14. 根據權利要求12所述的半導體器件，其中相鄰的柵極溝槽將所述溝道區域和所述 漂移區圖案化為在所述第一方向上延伸的脊件的形狀。15. -種集成電路，包括根據權利要求11所述的半導體器件、以及第二晶體管，所述第 二晶體管包括： 第二源極區域； 第二漏極區域； 第二溝道區域； 第二漂移區； 第二柵極電極，以及 第二場極板，所述第二場極板與所述第二漂移區相鄰，所述第二溝道區域和所述第二 漂移區沿著第二方向設置在所述第二源極區域與所述第二漏極區域之間，所述第二方向相 對于所述第一主表面垂直地延伸。16. 根據權利要求15所述的集成電路，其中所述集成電路實現半橋。17. -種包括晶體管的半導體器件，所述晶體管位于具有第一主表面的半導體襯底中， 所述晶體管包括： 源極區域，所述源極區域電連接至源極端子； 漏極區域； 溝道區域； 漂移區；以及 柵極電極，所述柵極電極與所述溝道區域的至少兩側相鄰，所述柵極電極電連接至柵 極端子，所述溝道區域和所述漂移區沿著第一方向設置在所述源極區域與所述漏極區域之 間，所述第一方向與所述第一主表面平行， 所述半導體器件進一步包括導電層，所述導電層位于所述柵極電極下方、并且與所述 柵極電極絕緣，所述柵極電極和所述導電層設置于在所述第一方向上延伸的柵極溝槽中， 所述導電層與所述柵極端子斷開、并且與所述源極端子斷開。18. 根據權利要求17所述的半導體器件，進一步包括場極板，所述場極板在所述第一主 表面處、并且與所述漂移區相鄰。19. 一種集成電路，包括根據權利要求17所述的半導體器件、以及第二晶體管，所述第 二晶體管包括： 第二源極區域； 第二漏極區域； 第二溝道區域； 第二漂移區； 第二柵極電極，以及 第二場極板，所述第二場極板與所述第二漂移區相鄰，所述第二溝道區域和所述第二 漂移區沿著第二方向設置在所述第二源極區域與所述第二漏極區域之間，所述第二方向相 對于所述第一主表面垂直地延伸。20. 根據權利要求19所述的集成電路，其中所述集成電路實現半橋。
【文檔編號】H01L29/40GK105977290SQ201610140286
【公開日】2016年9月28日
【申請日】2016年3月11日
【發明人】K·科伊普, A·梅瑟, T·施勒塞爾
【申請人】英飛凌科技股份有限公司