一種半導體晶圓測試的多參數并行測試系統及方法
【技術領域】
[0001]本發明屬于半導體晶圓測試系統的測試領域，具體涉及一種半導體晶圓測試的多參數并行測試系統及方法。
【背景技術】
[0002]晶圓是制造集成電路的的基本原料，它是指半導體集成電路制作所用的晶片，由于其形狀為圓形，故稱為晶圓。在晶圓上可加工制作成各種電路元件結構，在晶圓狀態下的半導體器件電性能已經確定，處于還未切割及封裝成半導體成品器件的裸片狀態，半導體晶圓測試系統主要用于半導體器件在晶圓狀態下的裸片參數測試，測試晶圓上成千上萬個半導體裸片電性能指標，判定并標記其好壞，為下一步器件封裝做好準備。從測試的角度看，由于半導體器件種類多種多樣，因此半導體裸片的測試也是測試參數最多、測試實現最復雜的一類。
[0003]用于半導體晶圓測試的測試系統(如圖1所示)，主要包括主控計算機、測試儀器設備、測試裝置、探針臺+測試探針幾大部分，其中探針臺和測試探針是針對晶圓上半導體裸片典型的引腳形式(GSG/GS/GSSG……)而引入的專用測試連接設備，測試裝置則實現系統通用測試儀器和測試探針間的連接橋梁工作，承擔著多種類通用測試儀器與測試探針間各條測試通道的建立和激勵/信號調理工作。
[0004]對晶圓上半導體裸片的測試，測試效率至關重要。通常在半導體器件生產線上，每片晶圓的空間都會被充分利用，上面往往可能密布上萬片半導體裸片，對晶圓上每個裸片進行篩選測試，其測試量是巨大的。另外對功率類器件來說，由于器件處于晶圓上裸片狀態，沒有封裝及散熱措施，為避免測試時間過長造成過熱燒毀，也要限定其每次測試的時間，為確保被測半導體裸片不被燒毀，目前很多廠家不得不在半導體裸片的測試過程設置多個測試節點，每個節點配備一套儀器設備測試一個參數，在整條測試線上設置多套測試探針臺及儀器設備實現多參數測試，這無疑造成了測試成本和周期上的浪費。
[0005]測試裝置是半導體器件在晶圓上裸片狀態(未經切割及封裝)測試系統中的重要組成部分，也是為數不多需要定制的硬件部分，它一端與測試儀器進行連接，另一端與測試探針連接，主要用來實現測試通道的自動建立和切換，也完成信號的調理(如激勵信號耦合、放大、功分等)，它是實現測試自動化的關鍵因素。同時測試裝置以其重要性和復雜性，它對整個系統的性能指標、測試效率、測試規模、維修性也有著深刻的影響。
[0006]目前對半導體器件晶圓上裸片的測試主要以參數序列順序進行測試的模式，即先進行一項指標的測試，測試完成后進行下一項指標測試。這種測試模式以當前晶圓上集成器件上萬枚來計算的話，其測試量和測試時間是巨大的，并且測試用的儀器設備也多數處于等待狀態，只有與當前測試參數相關的儀器設備處于工作模式，這無疑也造成測試資源的浪費。
[0007]現階段對半導體晶圓上裸片的測試是基于開關通路切換模式對被測器件指標參數逐一進行測試，測試速度慢，測試儀器利用率不高，無疑帶來了測試成本和周期上的增加。即使增加多個測試節點分別對指標參數進行測試以保證測試速度，由于測試用儀器設備的數量急劇增加，也增大了測試設備成本出現故障的幾率。
【發明內容】
[0008]針對現有技術中存在的上述技術問題，本發明提出了一種半導體晶圓測試的多參數并行測試系統及方法，設計合理，克服了現有技術的不足，提高了測試效率。
[0009]為了實現上述目的，本發明采用如下技術方案:
[0010]—種半導體晶圓測試的多參數并行測試系統，包括信號檢測裝置、信號激勵提取裝置、多臺信號處理裝置以及主控計算機，所述信號激勵提取裝置包括信號激勵部分和信號提取部分，所述信號激勵部分包括開關通道切換結構，所述信號提取部分包括開關通道切換結構和信號分流結構，所述信號分流結構包括耦合器和若干功分器；
[0011]所述信號激勵部分，被配置為用于通過信號檢測裝置加載信號至被測半導體器件；
[0012]所述信號提取部分，被配置為用于通過信號檢測裝置從被測半導體器件提取信號；
[0013]所述耦合器，被配置為用于從主干通道中耦合出一小部分測試信號；
[0014]所述功分器，被配置為用于將耦合器耦合出的部分測試信號進行功分；
[0015]所述信號處理裝置，被配置為用于對經過功分器功分后的被測信號進行處理；
[0016]所述信號激勵部分采用開關通道切換模式，通過信號檢測裝置加載信號至被測半導體器件;所述信號提取部分通過信號檢測裝置從被測半導體器件提取信號，在開關通道切換模式的基礎上，通過在信號測試主路的通道增加耦合器耦合出部分測試信號，耦合出的信號經若干功分器進行功分，功分后的信號提供給多臺信號處理裝置，通過多臺信號處理裝置對被測信號進行處理。
[0017]優選地，所述信號提取部分采用集成結構，所述開關通道切換結構和信號分流結構通過線路集成在一起。
[0018]優選地，所述信號提取部分采用分體結構，所述信號分流結構分體，通過引線和開關通道切換結構連接。
[0019]此外，本發明還提到一種半導體晶圓測試的多參數并行測試方法，該方法采用所述的一種半導體晶圓測試的多參數并行測試系統，按如下步驟進行:
[0020]步驟1:通過信號檢測裝置加載信號至被測半導體器件；
[0021]步驟2:通過信號檢測裝置從被測半導體器件提取信號；
[0022]步驟3:通過耦合器將從被測半導體器件輸出的信號中耦合出一小部分測試信號，后送入功分器；
[0023]步驟4:通過若干功分器功分后的被測信號提供給多臺信號處理裝置；
[0024]步驟5:通過對信號激勵提取裝置的各個通道進行校準，來修正信號激勵提取裝置的通道誤差；
[0025]步驟6:通過信號處理裝置對經過功分器功分并校準后的被測信號進行處理。
[0026]本發明所帶來的有益技術效果:
[0027]本發明提出了一種半導體晶圓測試的多參數并行測試系統及方法，與現有技術相比，一種半導體晶圓測試的多參數并行測試系統及方法，改變原來半導體單片集成電路測試系統中信號激勵提取裝置只進行測試信號通道切換的單一模式，以通道切換、功分、耦合、取樣相結合，將被測信號同時提供給多臺信號處理裝置，通過系統通道校準修正通道誤差，同時對半導體器件進行功率、頻譜、脈沖、波形等多參數分析測試，在半導體裸片功率、頻譜、波形等參數測試方面實現了并行測試的能力，減少對每一半導體器件的測試時間和測試次數，有效提高了晶圓上半導體裸片的測試效率;減少了信號處理裝置的使用數量，降低了測試成本，同時也降低了設備維護成本。
【附圖說明】
[0028]圖1為本發明一種半導體晶圓測試的多參數并行測試系統的基本構成示意圖。
[0029]圖2為本發明一種半導體晶圓測試的多參數并行測試系統中信號提取部分采用集成結構的示意圖。
[0030]圖3為本發明一種半導體晶圓測試的多參數并行測試系統中信號提取部分采用分體結構的示意圖。
[0031]圖4為本發明一種半導體晶圓測試的多參數并行測試方法的流程框圖。
【具體實施方式】
[0032]下面結合附圖以及【具體實施方式】對本發明作進一步詳細說明:
[0033]實施例1:
[0034]如圖1-2所示，我們以在晶圓上測試微波功放集成電路裸片為例。
[0035]—種半導體晶圓測試的多參數并行測試系統，包括信號檢測裝置、信號激勵提取裝置、多臺信號處理裝置以及主控計算機。所述信號激勵提取裝置包括信號激勵部分和信號提取部分，所述信號激勵部分包括開關通道切換結構，所述信號提取部分包括開關通道切換結構和信號分流結構，所述信號分流結構包括耦合器和若干功分器。
[0036]所述信號激勵部分，被配置為