改善n型和p型柵極多晶硅接觸的方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種改善N型和P型柵極多晶硅接觸的方法。
【背景技術】
[0002]現有工藝中，為了方便于NMOS器件集成，PMOS器件的柵極多晶硅采用和NMOS器件的柵極多晶硅相同的摻雜條件，即都為N型摻雜且都要求重摻雜，PMOS器件的柵極多晶娃N型摻雜后,必須在溝道區形成一 P型埋溝(buried channel)才能解決N型柵極多晶娃造成的閾值電壓(Vt)較高的問題，P型埋溝的引入又會產生較大的漏電流問題。為了解決現有PMOS器件的埋溝引起的較高的Vt和較大的漏電流的問題，現有技術中采用P型硼雜質來對PMOS器件的柵極多晶硅進行P型摻雜并且為重摻雜，即NMOS器件的柵極多晶硅形成N型摻雜的結構、PMOS器件的柵極多晶硅形成P型摻雜的結構，這樣才能降低PMOS器件的P型柵極多晶硅和硅襯底上的溝道區之間的接觸勢，能達到降低PMOS器件的閾值電壓和漏電的作用。但是由于NMOS器件和PMOS器件要集成在一起，故要保證NMOS器件的柵極和PMOS器件的柵極能夠實現良好的接觸，由于P型柵極多晶硅和N型柵極多晶硅之間存在接觸問題，所以現有技術中采用在P型柵極多晶硅和N型柵極多晶硅上都分別形成金屬硅化鎢(WSI,Tungsten Polycide)來實現NMOS器件的柵極和PMOS器件的柵極的良好的接觸連接。但是，在實際的應用中，重摻雜的N型和P型柵極多晶硅與金屬硅化鎢容易形成歐姆接觸，形成較嚴重的寄生效應，對CMOS門電路的傳輸特性造成大的影響。
[0003]如圖1A所示，是現有方法形成的集成有N型和P型柵極多晶硅的柵極結構的剖面圖；如圖1B所示，是現有方法形成的集成有N型和P型柵極多晶硅的柵極結構的俯視圖。虛線框101所示區域為NMOS器件區域，虛線框102所示區域為PMOS器件區域，在硅襯底103上依次形成有柵氧化層104和柵極多晶硅105，NMOS器件區域的柵極多晶硅105為N型重摻雜、PMOS器件區域的柵極多晶娃105為P型重摻雜；在柵極多晶娃105上形成有金屬娃化鎢106，金屬硅化鎢106實現N型和P型的柵極多晶硅105的接觸連接；金屬硅化鎢106通過金屬接觸108引出，金屬接觸108位于PMOS器件區域中。其中圖1A的剖面結構是沿圖1B中的AA’軸線的剖面圖，PMOS器件和NMOS器件的源漏區分別形成于柵極多晶硅105的兩側，且PMOS器件和NMOS器件的源漏區之間的溝道方向都分別和AA’軸線垂直。由圖1A和圖1B可知，重摻雜的N型和P型柵極多晶硅105與金屬硅化鎢106容易形成歐姆接觸，且接觸面積較大，這樣會形成較嚴重的寄生效應，在交流信號或者小信號工作狀態時，器件性能會大大降低，影響CMOS門電路的傳輸速度。

【發明內容】

[0004]本發明所要解決的技術問題是提供一種改善N型和P型柵極多晶硅接觸的方法，不僅能實現N型和P型柵極多晶硅之間的良好接觸，還能降低柵極的寄生效應，提高CMOS門電路的傳輸速度。
[0005]為解決上述技術問題，本發明提供一種改善N型和P型柵極多晶硅接觸的方法，在同一硅襯底上同時集成NMOS器件和PMOS器件，NMOS器件采用N型柵極多晶硅，PMOS器件采用P型柵極多晶硅，包括如下步驟:
[0006]步驟一、在硅襯底上依次形成柵氧化層和柵極多晶硅，在NMOS器件形成區域的所述柵極多晶硅中進行N型離子注入形成所述N型柵極多晶硅，在PMOS器件形成區域的所述柵極多晶硅中進行P型離子注入形成所述P型柵極多晶硅。
[0007]步驟二、在進行了 N型和P型離子注入摻雜后的所述柵極多晶硅表面生長氮化硅柵極保護層。
[0008]步驟三、進行柵極圖形刻蝕，包括:采用光刻工藝定義出NMOS器件和PMOS器件的柵極圖形，依次將所述柵極圖形外的所述氮化硅柵極保護層和所述柵極多晶硅去除；柵極圖形刻蝕后，相鄰的NMOS器件和PMOS器件的柵極多晶硅相接觸。
[0009]步驟四、在柵極圖形刻蝕后的所述柵極多晶硅的側面以及所述柵極多晶硅外的所述硅襯底表面形成氮化硅側壁保護層。
[0010]步驟五、采用光刻工藝定義出柵極接觸孔區域，所述柵極接觸孔區域位于相鄰的NMOS器件和PMOS器件的柵極多晶硅相接觸區域正上方；采用刻蝕工藝將所述柵極接觸孔區域的所述氮化硅柵極保護層去除形成柵極接觸孔，所述柵極接觸孔將相鄰的NMOS器件和PMOS器件的柵極多晶硅相接觸區域處的N型和P型柵極多晶硅表面都露出。
[0011]步驟六、在形成所述柵極接觸孔后的所述硅襯底正面形成金屬層，在所述柵極接觸孔底部所述金屬層和所述柵極多晶硅相接觸，在所述柵極接觸孔外部所述金屬層分別和所述氮化硅柵極保護層或所述氮化硅側壁保護層相接觸。
[0012]步驟七、進行硅化物反應工藝，該硅化物反應工藝使所述柵極接觸孔底部的所述金屬層和硅反應形成金屬硅化物，所述柵極接觸孔外部的所述金屬層不和硅接觸從而保持不變。
[0013]步驟八、將所述柵極接觸孔外部的所述金屬層去除，由所述柵極接觸孔底部的所述金屬硅化物實現相連的所述N型柵極多晶硅和所述P型柵極多晶硅的電連接。
[0014]進一步的改進是，步驟一中形成所述N型柵極多晶硅的N型離子注入的工藝條件為:注入雜質為磷，注入劑量為5E14cnT2?5E15cnT2，注入能量為IKeV?8KeV。
[0015]進一步的改進是，步驟一中形成所述P型柵極多晶硅的P型離子注入的工藝條件為:注入雜質為硼，注入劑量為5E14cnT2?5E15cnT2，注入能量為IKeV?8KeV。
[0016]進一步的改進是，步驟六中所述金屬層為鎢或鈷。
[0017]本發明通過在相鄰的N型和P型柵極多晶硅的接觸區域上方形成柵極接觸孔并在柵極接觸孔的底部形成連接N型和P型柵極多晶硅的金屬硅化物，不僅能實現N型和P型柵極多晶硅之間的良好接觸，而且還降低金屬硅化物和柵極多晶硅之間的接觸面積，從而能夠降低由于金屬硅化物和柵極多晶硅之間的歐姆接觸而產生的寄生效應，從而能提高CMOS門電路的傳輸速度。另外，本發明還能節省金屬硅化物的成本，降低金屬電遷移的發生。
【附圖說明】
[0018]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0019]圖1A是現有方法形成的集成有N型和P型柵極多晶硅的柵極結構的剖面圖；
[0020]圖1B是現有方法形成的集成有N型和P型柵極多晶硅的柵極結構的俯視圖；
[0021]圖2是本發明實施例方法流程圖；
[0022]圖3A-圖3D是本發明實施例方法各步驟中柵極結構的剖面圖；
[0023]圖3E是圖3D對應的柵極結構的俯視圖。
【具體實施方式】
[0024]如圖2所不，是本發明實施例方法流程圖；圖3A至圖3D是本發明實施例方法各步驟中柵極結構的剖面圖；圖3E是圖3D對應的柵極結構的俯視圖。
[0025]本發明實施例改善N型和P型柵極多晶硅5接觸的方法用于在同一硅襯底3上同時集成NMOS器件和PMOS器件，虛線框I對應于NMOS器件形成區域，虛線框2對應于PMOS器件形成區域，?OS器件采用N型柵極多晶硅5，PMOS器件采