免cmp工藝的硅通孔背面漏孔工藝的制作方法
【技術領域】
[0001]本發明涉及晶圓封裝工藝，尤其是一種替代CMP工藝的硅通孔背面漏孔工藝方案。
【背景技術】
[0002]隨著人們對電子產品的要求向小型化、多功能、環保型等方向的發展，人們努力尋求將電子系統越做越小，集成度越來越高，功能越做越多、越來越強，由于2.封裝及3D封裝具有高的封裝密度受到廣泛的關注。
[0003]在2.封裝中，利用臨時鍵合技術實現載片晶圓和器件晶圓的鍵合。臨時鍵合具有如下優勢:首先，載片晶圓為薄器件晶圓提供了機械上的支持保護，這樣就可以通過標準器件晶圓制造廠的設備來進行背面工藝。對于超薄器件晶圓，可以實現器件晶圓級的工藝處理。因此，通過臨時鍵合技術，利用器件晶圓廠的每臺設備都能夠處理薄器件晶圓，而無需重新改裝設備，而且不需特殊的終止受動器、夾具或器件晶圓盒。
[0004]在現有技術器件晶圓背面工藝中，為背面RDL (再布線層)做準備，需進行減薄、濕法刻蝕/干法刻蝕、背面鈍化、背面CMP等工藝，中國專利CN103943557 A中提到，利用CMP工藝實現RDL表面聚合物鈍化層平坦化工藝。但CMP工藝具有工藝復雜，成本高且產能較低等問題。
[0005]CMP指化學機械拋光工藝。

【發明內容】

[0006]本發明的目的在于克服現有技術中存在的不足，提供一種免CMP工藝的硅通孔背面漏孔工藝，在2.封裝中，通過合理的工藝集成設計將臨時鍵合、背面硅研磨、背面硅刻蝕、背面介質層涂覆、背面介質層研磨工藝的合理組合，在不采用CMP工藝的情況下實現背面TSV漏孔及背面介質層過孔的自對準工藝。本發明采用的技術方案是:
一種免CMP工藝的硅通孔背面漏孔工藝，包括下述步驟:
51.提供一完成正面工藝的器件晶圓；器件晶圓包括襯底和襯底中的TSV盲孔；
52.提供一載片晶圓，利用臨時鍵合工藝將器件晶圓正面與載片晶圓進行鍵合，形成臨時鍵合體；
53.對器件晶圓的襯底背面進行機械研磨，從而進行減薄；
54.對襯底背面進行刻蝕，使得TSV盲孔露出襯底背面；
55.在器件晶圓的襯底背面涂覆背面介質層，完全覆蓋步驟S4中TSV盲孔露出部分；
56.利用機械研磨工藝處理背面介質層，使得TSV盲孔從背面介質層中露出。
[0007]進一步地，步驟S2中，所提供的載片晶圓的厚度均勻性小于5Mm。
[0008]進一步地，步驟3中，襯底背面研磨后臨時鍵合體的厚度均勻性要小于8Mm。
[0009]進一步地，步驟S4中刻蝕工藝為濕法刻蝕工藝或干法刻蝕工藝。
[0010]進一步地，步驟S4中，TSV盲孔露出襯底背面的高度h〈5Mm。
[0011]本發明的優點在于:本發明提出的免CMP工藝的硅通孔背面漏孔工藝方案，通過優化工藝集成方案避免了硅通孔背面露頭過程中的CMP工藝，使工藝成本大幅降低，產出效率得到顯著提高。
[0012]利用工藝集成優化提高臨時鍵合體厚度均勻性，使其達到背面研磨工藝處理介質層的要求，利用背面研磨工藝對背面介質層進行處理，從而達到背面TSV漏孔及背面介質層過孔的自對準效果。
【附圖說明】
[0013]圖1為本發明的完成正面工藝的器件晶圓示意圖。
[0014]圖2為本發明的器件晶圓正面與載片晶圓臨時鍵合示意圖。
[0015]圖3為本發明的器件晶圓襯底背面進行機械研磨示意圖。
[0016]圖4為本發明的器件晶圓襯底背面刻蝕示意圖。
[0017]圖5為本發明的襯底背面涂覆背面介質層示意圖。
[0018]圖6為本發明的背面介質層機械研磨示意圖。
[0019]圖7為本發明的流程圖。
【具體實施方式】
[0020]下面結合具體附圖和實施例對本發明作進一步說明。
[0021]本實施例提出的免CMP工藝的硅通孔背面漏孔工藝方案，包括下述步驟:
S1.提供一完成正面工藝的器件晶圓100 ;如圖1所示，器件晶圓100按照現有常規工藝完成了正面結構的制作；器件晶圓100包括襯底1、襯底I中的TSV盲孔2、TSV盲孔2孔壁上的絕緣層和種子層(該兩層用標記3標示)、正面RDL層4、正面介質層6和連接正面RDL層的連接凸點6等；TSV盲孔2中填充有導電金屬，比如銅。
[0022]襯底I為硅襯底。TSV孔即硅通孔，在步驟SI中，由于TSV孔還未實現背面露孔，因此稱之為TSV盲孔。RDL即再布線結構。
[0023]S2.如圖2所示，提供一載片晶圓200，利用臨時鍵合工藝將器件晶圓100正面與載片晶圓200進行鍵合，形成臨時鍵合體；
此步驟中，載片晶圓200的材料可以是硅或者玻璃，載片晶圓200的厚度均勻性小于5Mm ;臨時鍵合工藝可以是Zonebond臨時鍵合工藝、熱拆臨時鍵合工藝、激光拆鍵合臨時鍵合工藝等。
[0024]S3.如圖3所示，對器件晶圓100的襯底I背面進行機械研磨，從而進行減薄；
此步驟是對襯底I背面進行減薄，但是TSV盲孔2并不從襯底I背面露出。襯底I背面研磨后臨時鍵合體的厚度均勻性要小于8Mm。
[0025]S4.如圖4所示，使用濕法刻蝕工藝或干法刻蝕工藝對襯底I背面進行刻蝕，使得TSV盲孔2露出襯底I背面，露出的高度h〈5Mm;
S5.如圖5所示，在器件晶圓100的襯底I背面涂覆背面介質層7，完全覆蓋步驟S4中TSV盲孔2露出部分；
背面介質層7的材料可采用聚酰亞胺、PBO等有機材料，也可采用氮化硅、氮氧化硅等材料，根據工藝需要背面介質層7厚度為3?30Mm。
[0026]S6.如圖6所示，利用機械研磨工藝處理背面介質層7，使得TSV盲孔2從背面介質層7中露出，從而成為硅通孔(TSV孔)。
[0027]現有的工藝要使得背面介質層打開，需要利用光刻工藝實現背面介質層的圖形化，用于制作過孔的孔圖形需要對準TSV盲孔，來使得最后形成的介質層過孔完全對準TSV盲孔。而此步驟S6中，利用機械研磨工藝處理背面介質層7，硅通孔從背面介質層中露出的同時，實現了背面介質層過孔的自對準。
【主權項】
1.一種免CMP工藝的硅通孔背面漏孔工藝，其特征在于，包括下述步驟: 51.提供一完成正面工藝的器件晶圓(100);器件晶圓(100)包括襯底⑴和襯底(I)中的TSV盲孔⑵； 52.提供一載片晶圓(200)，利用臨時鍵合工藝將器件晶圓(100)正面與載片晶圓(200)進行鍵合，形成臨時鍵合體； 53.對器件晶圓(100)的襯底(I)背面進行機械研磨，從而進行減薄； 54.對襯底(I)背面進行刻蝕，使得TSV盲孔(2)露出襯底(I)背面； 55.在器件晶圓(100)的襯底(I)背面涂覆背面介質層(7)，完全覆蓋步驟S4中TSV盲孔⑵露出部分； 56.利用機械研磨工藝處理背面介質層(7)，使得TSV盲孔(2)從背面介質層(7)中露出。
2.如權利要求1所述的免CMP工藝的硅通孔背面漏孔工藝，其特征在于: 步驟S2中，所提供的載片晶圓(200)的厚度均勻性小于5Mm。
3.如權利要求1所述的免CMP工藝的硅通孔背面漏孔工藝，其特征在于: 步驟3中，襯底⑴背面研磨后臨時鍵合體的厚度均勻性小于8Mm。
4.如權利要求1所述的免CMP工藝的硅通孔背面漏孔工藝，其特征在于: 步驟S4中刻蝕工藝為濕法刻蝕工藝或干法刻蝕工藝。
5.如權利要求1所述的免CMP工藝的硅通孔背面漏孔工藝，其特征在于: 步驟S4中，TSV盲孔(2)露出襯底(I)背面的高度h〈5Mm。
【專利摘要】本發明提供一種免CMP工藝的硅通孔背面漏孔工藝，包括下述步驟：S1.提供一完成正面工藝的器件晶圓；器件晶圓包括襯底和襯底中的TSV盲孔；S2.提供一載片晶圓，利用臨時鍵合工藝將器件晶圓正面與載片晶圓進行鍵合，形成臨時鍵合體；S3.對器件晶圓的襯底背面進行機械研磨，從而進行減薄；S4.對襯底背面進行刻蝕，使得TSV盲孔露出襯底背面；S5.在器件晶圓的襯底背面涂覆背面介質層，完全覆蓋步驟S4中TSV盲孔露出部分；S6.利用機械研磨工藝處理背面介質層，使得TSV盲孔從背面介質層中露出。本發明避免了硅通孔背面露頭過程中的CMP工藝，使工藝成本大幅降低，產出效率得到顯著提高，同時具有背面介質層過孔的自對準效果。
【IPC分類】H01L21-768
【公開號】CN104637870
【申請號】CN201510090226
【發明人】薛愷, 李昭強, 張文奇
【申請人】華進半導體封裝先導技術研發中心有限公司
【公開日】2015年5月20日
【申請日】2015年2月27日