本發明涉(she)及(ji)子胞芯片(pian)，特別(bie)是一種(zhong)子胞芯片(pian)及(ji)其熱(re)量優化設計方(fang)法(fa)。

背景技術：

1、子(zi)胞芯片是電(dian)子(zi)器件的基本單(dan)元，一個(ge)電(dian)子(zi)器件具(ju)有多個(ge)子(zi)胞芯片，它一般包括柵(zha)(zha)極組，柵(zha)(zha)極組由(you)一個(ge)或多個(ge)單(dan)條柵(zha)(zha)單(dan)元平行排列組成，由(you)于(yu)多個(ge)單(dan)條柵(zha)(zha)單(dan)元密集排列，會產生(sheng)熱(re)量積聚。

2、高電(dian)(dian)子(zi)遷(qian)移(yi)率晶體管(guan)特(te)別(bie)是gan材料制(zhi)程的(de)(de)高電(dian)(dian)子(zi)遷(qian)移(yi)率晶體管(guan)，禁帶寬度寬，擊穿場強高，熱傳導率高和(he)(he)(he)飽和(he)(he)(he)漂移(yi)速(su)度高等特(te)點，越來(lai)越多的(de)(de)被運用(yong)在(zai)衛星通信、雷(lei)達及導彈等民用(yong)和(he)(he)(he)軍用(yong)領域。在(zai)實際使(shi)用(yong)特(te)別(bie)是大(da)功率應用(yong)場景中，器件(jian)的(de)(de)自熱效(xiao)應帶來(lai)的(de)(de)晶格溫(wen)度的(de)(de)上升，會引起單(dan)條(tiao)柵單(dan)元內部的(de)(de)溝道(dao)電(dian)(dian)子(zi)遷(qian)移(yi)率的(de)(de)急(ji)劇(ju)下降，導致(zhi)單(dan)條(tiao)柵單(dan)元的(de)(de)性能衰退。

技術實現思路

1、本(ben)申請的(de)目(mu)的(de)在于針對(dui)現有(you)技術的(de)不(bu)足，降(jiang)低子(zi)(zi)胞芯片(pian)因(yin)為發(fa)熱導致(zhi)的(de)性(xing)(xing)(xing)能衰退，將子(zi)(zi)胞芯片(pian)中(zhong)位(wei)于柵極下(xia)(xia)方溝道區(qu)域(yu)(yu)的(de)部(bu)分區(qu)域(yu)(yu)進行(xing)改(gai)造實現，構建惰(duo)(duo)性(xing)(xing)(xing)區(qu)域(yu)(yu)，該惰(duo)(duo)性(xing)(xing)(xing)區(qu)域(yu)(yu)始終處(chu)于高阻狀(zhuang)態，在所(suo)述高阻狀(zhuang)態下(xia)(xia)，源(yuan)極電(dian)子(zi)(zi)無法經過所(suo)述惰(duo)(duo)性(xing)(xing)(xing)區(qu)域(yu)(yu)到達(da)漏(lou)極(無論柵極電(dian)壓如何(he)，該惰(duo)(duo)性(xing)(xing)(xing)區(qu)域(yu)(yu)始終處(chu)于高阻狀(zhuang)態，沒(mei)有(you)電(dian)子(zi)(zi)移動)，由(you)此，減(jian)少發(fa)熱量，保證子(zi)(zi)胞芯片(pian)的(de)性(xing)(xing)(xing)能穩定性(xing)(xing)(xing)。

2、本申請采用(yong)如下技術方(fang)案：一(yi)(yi)種子(zi)胞芯片，包括(kuo)(kuo)柵(zha)(zha)極(ji)(ji)組，所(suo)述(shu)柵(zha)(zha)極(ji)(ji)組由(you)一(yi)(yi)個(ge)或多個(ge)單(dan)(dan)條(tiao)(tiao)柵(zha)(zha)單(dan)(dan)元(yuan)平(ping)行(xing)排(pai)列組成，所(suo)述(shu)單(dan)(dan)條(tiao)(tiao)柵(zha)(zha)單(dan)(dan)元(yuan)包括(kuo)(kuo)襯(chen)(chen)底和(he)設置在襯(chen)(chen)底上的(de)柵(zha)(zha)極(ji)(ji)、源極(ji)(ji)和(he)漏極(ji)(ji)，所(suo)述(shu)襯(chen)(chen)底具有(you)(you)位于所(suo)述(shu)柵(zha)(zha)極(ji)(ji)下方(fang)的(de)溝道區域，至少一(yi)(yi)個(ge)單(dan)(dan)條(tiao)(tiao)柵(zha)(zha)單(dan)(dan)元(yuan)的(de)溝道區域中具有(you)(you)阻斷電子(zi)流通的(de)惰性(xing)(xing)區域，惰性(xing)(xing)區域的(de)寬(kuan)度小于柵(zha)(zha)極(ji)(ji)寬(kuan)度。

3、進一步地，所述柵(zha)(zha)(zha)極組由(you)n個(ge)(ge)單(dan)條柵(zha)(zha)(zha)單(dan)元平(ping)行排列組成，n大于等于3，且其中(zhong)包含n個(ge)(ge)連續的具有惰(duo)性(xing)區域的單(dan)條柵(zha)(zha)(zha)單(dan)元，該柵(zha)(zha)(zha)極組中(zhong)第m條單(dan)條柵(zha)(zha)(zha)單(dan)元的惰(duo)性(xing)區域的寬度w(m)滿足：

4、

5、其中，

6、w(m)為第(di)m條(tiao)單條(tiao)柵(zha)(zha)單元的惰性區域的寬(kuan)度，單位為um；m是柵(zha)(zha)極組中單條(tiao)柵(zha)(zha)單元的序號，m＝1,2…n；

7、s為從(cong)柵極(ji)組一側(ce)向(xiang)中(zhong)間的第一條具有惰性區(qu)域的單條柵單元的序(xu)號；滿(man)足2(s-1)+n＝n；

8、w為不(bu)具有(you)惰性區域(yu)時的柵(zha)極的有(you)效寬度，即柵(zha)極的初始寬度，單(dan)位um；

9、b為柵寬因(yin)子，b＝1～9；

10、a為惰性(xing)區域的最小加工寬度，單位um；

11、公(gong)式中的(de)[]表示取整數(shu)部(bu)分。

12、進一(yi)(yi)步地，所述溝道區域中具有(you)第一(yi)(yi)鏤(lou)空(kong)區域，所述第一(yi)(yi)鏤(lou)空(kong)區域為惰性區域。

13、進一(yi)步(bu)地，所述(shu)溝道區(qu)域(yu)(yu)中具有填充(chong)(chong)高介電(dian)常數(shu)的(de)第(di)一(yi)填充(chong)(chong)區(qu)域(yu)(yu)，所述(shu)第(di)一(yi)填充(chong)(chong)區(qu)域(yu)(yu)為惰性區(qu)域(yu)(yu)。

14、進一步地，所述溝道區域中具有襯底晶格(ge)被破壞的注入區，所述注入區為惰性區域。

15、進一步(bu)地，所述惰性位于所述柵(zha)極寬度方向的中間位置。

16、一種子(zi)胞芯(xin)片的(de)熱量優(you)化(hua)設計(ji)方法，所(suo)述(shu)柵(zha)(zha)極(ji)(ji)組由n個單(dan)條(tiao)柵(zha)(zha)單(dan)元(yuan)平行排列(lie)組成，且其中包(bao)(bao)含n個連續(xu)的(de)具(ju)有(you)惰性(xing)區(qu)域的(de)單(dan)條(tiao)柵(zha)(zha)單(dan)元(yuan)，所(suo)述(shu)單(dan)條(tiao)柵(zha)(zha)單(dan)元(yuan)包(bao)(bao)括襯(chen)底(di)和設置在襯(chen)底(di)上(shang)的(de)柵(zha)(zha)極(ji)(ji)、源極(ji)(ji)和漏極(ji)(ji)，所(suo)述(shu)襯(chen)底(di)具(ju)有(you)位于所(suo)述(shu)柵(zha)(zha)極(ji)(ji)下方的(de)溝道區(qu)域，溝道區(qu)域中具(ju)有(you)阻(zu)斷電子(zi)流通(tong)的(de)惰性(xing)區(qu)域，惰性(xing)區(qu)域的(de)寬度(du)小(xiao)于柵(zha)(zha)極(ji)(ji)寬度(du)；

17、所述熱量優(you)化設計方(fang)法(fa)為：通過對柵極組的(de)(de)惰性區(qu)域(yu)的(de)(de)寬度w(m)進行優(you)化設計，降(jiang)低子(zi)胞芯片的(de)(de)發熱量；具體的(de)(de)：

18、

19、其中，

20、w(m)為(wei)第m條單(dan)(dan)條柵單(dan)(dan)元的惰性區域的寬(kuan)度(du)，單(dan)(dan)位為(wei)um；m是柵極組中單(dan)(dan)條柵單(dan)(dan)元的序(xu)號，m＝1,2…n；

21、s為從柵極組(zu)一側向中間的第一條(tiao)具有惰性區域的單條(tiao)柵單元的序號(hao)；滿足2(s-1)+n＝n；

22、w為(wei)不具有惰性(xing)區域時的(de)(de)柵(zha)極(ji)的(de)(de)有效寬(kuan)度(du)，即柵(zha)極(ji)的(de)(de)初始(shi)寬(kuan)度(du)，單位um；

23、b為(wei)柵(zha)寬(kuan)因子(zi)，b＝1～9；

24、a為惰性區域的(de)最小加工寬度，單位um；

25、公式中的[]表示(shi)取整(zheng)數部分(fen)。

26、本發明的有益效果(guo)在于：

27、(1)柵極(ji)下方的溝道區(qu)域中，由于惰性區(qu)域的設(she)置，具有電荷移動的導通區(qu)域面積減少，發熱(re)量降低，有效(xiao)解決(jue)器(qi)件的自熱(re)效(xiao)應帶來的性能衰退(tui)的問題；

28、(2)通過設計方法的(de)公式設計，使柵極的(de)寬(kuan)度(du)設置(zhi)更加合(he)理(li)，從而使子胞芯片的(de)總體發熱(re)量得到控制，進而提升了電子器件(jian)的(de)總體性能。

技術特征：

1.一種子胞芯片，包括(kuo)柵(zha)極(ji)(ji)組，所(suo)述柵(zha)極(ji)(ji)組由一個或多個單條柵(zha)單元(yuan)平行排列組成(cheng)，所(suo)述單條柵(zha)單元(yuan)包括(kuo)襯(chen)底和設置在(zai)襯(chen)底上的(de)柵(zha)極(ji)(ji)、源(yuan)極(ji)(ji)和漏(lou)極(ji)(ji)，所(suo)述襯(chen)底具有位于所(suo)述柵(zha)極(ji)(ji)下(xia)方的(de)溝(gou)道區域，其特征在(zai)于，至少一個單條柵(zha)單元(yuan)的(de)溝(gou)道區域中具有阻斷電(dian)子流通的(de)惰(duo)性區域，惰(duo)性區域的(de)寬度小于柵(zha)極(ji)(ji)寬度。

2.根據權(quan)利要求(qiu)1所述(shu)的子胞芯(xin)片(pian)，其(qi)特征(zheng)在于，所述(shu)柵(zha)極組由n個(ge)單(dan)條(tiao)(tiao)柵(zha)單(dan)元平(ping)行排列組成，n大(da)于等于3，且其(qi)中(zhong)包(bao)含n個(ge)連(lian)續的具有(you)惰性(xing)(xing)區域(yu)的單(dan)條(tiao)(tiao)柵(zha)單(dan)元，該柵(zha)極組中(zhong)第m條(tiao)(tiao)單(dan)條(tiao)(tiao)柵(zha)單(dan)元的惰性(xing)(xing)區域(yu)的寬度(du)w(m)滿足：

3.根據權利要求(qiu)1所述(shu)的(de)子胞(bao)芯片，其特征在于，所述(shu)溝道(dao)區(qu)域中具(ju)有第(di)一(yi)鏤空(kong)區(qu)域，所述(shu)第(di)一(yi)鏤空(kong)區(qu)域為(wei)惰(duo)性(xing)區(qu)域。

4.根據權利(li)要求1所(suo)(suo)述的子胞芯片，其特(te)征在于，所(suo)(suo)述溝道區(qu)域中(zhong)具有(you)填(tian)充(chong)高介電常數的第一(yi)填(tian)充(chong)區(qu)域，所(suo)(suo)述第一(yi)填(tian)充(chong)區(qu)域為惰性區(qu)域。

5.根據權利要求1所(suo)述的子胞芯(xin)片，其特(te)征(zheng)在于，所(suo)述溝道區(qu)(qu)域(yu)中具(ju)有(you)襯底晶(jing)格被(bei)破壞(huai)的注(zhu)入區(qu)(qu)，所(suo)述注(zhu)入區(qu)(qu)為惰性(xing)區(qu)(qu)域(yu)。

6.根(gen)據權(quan)利要求1所(suo)述的子胞芯片，其特征在于(yu)，所(suo)述惰性位(wei)于(yu)所(suo)述柵(zha)極寬度(du)方(fang)向的中間(jian)位(wei)置。

7.一種(zhong)權利(li)要求1所述的(de)子胞芯片的(de)熱(re)量優化設計方(fang)法，其(qi)特征在于，所述柵(zha)極(ji)(ji)組由n個單條柵(zha)單元平(ping)行排(pai)列組成，且其(qi)中包(bao)含n個連(lian)續(xu)的(de)具有(you)惰性區域(yu)(yu)(yu)的(de)單條柵(zha)單元，所述單條柵(zha)單元包(bao)括襯底和設置在襯底上的(de)柵(zha)極(ji)(ji)、源極(ji)(ji)和漏(lou)極(ji)(ji)，所述襯底具有(you)位于所述柵(zha)極(ji)(ji)下方(fang)的(de)溝(gou)道區域(yu)(yu)(yu)，溝(gou)道區域(yu)(yu)(yu)中具有(you)阻斷(duan)電子流(liu)通的(de)惰性區域(yu)(yu)(yu)，惰性區域(yu)(yu)(yu)的(de)寬度小(xiao)于柵(zha)極(ji)(ji)寬度；

技術總結
本發明涉及一種子胞芯片及其設計方法。包括多個單條柵單元組成的柵極組，所述單條柵單元通過柵極實現源極與漏極的通斷控制，其特征在于，柵極所控制的電流通路具有使源極與漏極之間的電子不流通的惰性區域，從而減少柵極的有效寬度，所述有效寬度為柵極所控制的電流通路使源極與漏極導通的寬度，且至少一個單條柵單元具有所述惰性區域。本申請的柵極所控制的電流通路具有使源極與漏極之間的電子不流通的惰性區域，通過惰性區域的設置，減少子胞芯片和電子器件中的單條柵單元的發熱量，以提供更高的性能。

技術研發人員：張占龍,宋賓,丁一
受保護的技術使用者：杭州致善微電子科技有限公司
技術研發日：
技術公布日：2024/9/19