專利名稱：扁平單元結構的掩膜只讀存儲器制造方法
技術領域：
本發明涉及掩膜只讀存儲器制造方法，更詳細說就是涉及有扁平單元結構的掩膜只讀存儲器制造方法。
背景技術：
掩膜只讀存儲器作為非易失性元件的一種在制造工序中利用掩膜工序記錄必要的信息。用于記錄信息的掩膜工序可以在元件隔離工序或金屬配線工序中完成，一般在對存儲單元的通道區域離子注入工序完成。當完成對所述通道區域離子注入，被離子注入的單元和未被離子注入的單元間產生門限電壓差，通過該門限電壓差判別記錄的數據。
而大部分的只讀存儲器，特別是所述的掩膜只讀存儲器具有為了提高動作速度而通過流過大的單元電流的扁平單元結構，其結構圖如圖1所示那樣。
圖1是典型的扁平單元結構的掩膜只讀存儲器布置圖，這里圖面符號A表示扁平單元陣列區域、B表示周邊電路區域、10表示有源區域、20表示代碼掩膜區域。
被規定間隔隔離的多個BN+(Buried N+)擴散層12和字線14在扁平單元陣列區域A相互交叉各自配置在行和列方向。BN+擴散層12和與之接觸的位線接觸16形成周邊電路區域B。這里所述的BN+擴散層12在位線用的結與單元晶體管的源極/漏極區域中使用。所述字線14的寬度成為存儲單元的通道寬度。
在這樣扁平單元結構的掩膜只讀存儲器中，存儲單元陣列區域的單元之間的隔離，用把整個存儲單元陣列區域包圍形式的元件隔離膜代替通過LOCOS或STI工序產生的元件隔離膜來完成。并且因單元晶體管的源極/漏極區域用BN+擴散層12構成而相互不隔離，因此對所述BN+擴散層12的接觸存在存儲單元陣列區域內，而存在于周邊電路區域內。
因此，扁平單元結構的掩膜只讀存儲器由于在存儲單元陣列區域內不與元件隔離膜的接觸，所以能作固體集成化。
圖2是為說明現有技術下扁平單元結構的掩膜只讀存儲器制造方法的流程圖。
如圖2所示，通過元件隔離工序(S1)在半導體基片內形成元件隔離膜。通過形成溝道用離子注入工序S2在基片內形成溝道。這里所述元件隔離工序S1和溝道工序S2可按相反順序進行。通過BN+離子注入工序(S3)在基片內形成BN+擴散層。通過熱氧化工序S4和導電膜的蒸鍍和蝕刻工序S5在基片上形成柵極氧化膜和柵極電極。通過離子注入工序S6使(S4、S5)單元隔離。通過高濃度離子注入工序S7形成源極/漏極。
然后，雖未圖示，但要通過利用掩膜的離子注入完成數據編碼并完成接觸和配線工序。
圖3A至圖3F是按工序順序用圖表示的現有技術下扁平單元結構的掩膜只讀存儲器制造方法的剖面圖。這里左圖是扁平單元陣列區域(A)，右圖是對周邊電路區域(B)的剖面圖。
參照圖3A，在半導體基片30上順次形成有第一絕緣膜31a和緩沖膜31b和第二絕緣膜31c。所述第一絕緣膜31a和第二絕緣膜31c是氧化膜，而所述緩沖膜31b是氮化膜。在所述第一絕緣膜31a和緩沖膜31b和第二絕緣膜31c順次層疊的多層膜31上涂布有第一感光膜32，接著使所述第一感光膜32曝光和顯影以使周邊電路區域(B)的溝槽形成區域的多層膜部分露出。
參照圖3B，在蝕刻保護層上采用蝕刻露出的周邊電路區域B的多層膜31的部分已形成有圖形的第一感光膜32，這樣使周邊電路區域B的符合形成溝槽區域的基片部分露出。通過按規定深度蝕刻所述露出的基片部分形成溝槽33。
參照圖3C，除去第一感光膜。通過熱氧化工序使線型氧化膜(Linearoxide、34)形成在扁平單元陣列區域(A)的多層膜31和周邊電路區域B的溝槽33和多層膜31的表面上。在所述線型氧化膜34上形成氧化膜35，以便填平所述溝槽。
參照圖3D，通過CMP(Chemical Mechanical Polishing)工序拋光氧化膜直至使所述多層膜的第二絕緣膜表面露出時為止，結果是在周邊電路區域(B)形成溝槽型的元件隔離膜(35a)。除去所述多層膜的第二絕緣膜和緩沖膜。
參照圖3E，在半導體基片30的整個區域上形成第三絕緣膜36。將第二感光膜37涂布在所述第三絕緣膜上，然后進行曝光和顯影以使對應于扁平單元陣列區域(A)的BN+擴散層形成區域的第三絕緣膜部分露出。
參照圖3F，利用作為蝕刻保護層的已布圖的第二感光膜蝕刻露出的扁平單元陣列區域(A)的第三絕緣膜部分和其下面的第一絕緣膜部分，這樣使基片的BN+擴散層形成區域露出。除去所述第二感光膜。用規定的導電型雜質進行離子注入，以形成BN+擴散層，該結果是在露出的扁平單元陣列區域(A)的基片部分表面內形成BN+離子注入區域38。這里所述的BN+離子注入是用與基片相反的導電型雜質，例如如是P型基片則用磷(P)或砷(As)這樣的N型雜質完成。
參照圖3G，使所述結果物退火，其結果是通過在基片內離子注入的雜質被激活形成BN+擴散層38a。同時在所述BN+擴散層38a的表面形成保護層氧化膜39。在后續工序中為抑制BN+擴散層38a的損耗和柵極電極與結間寄生電容的增加，而使所述保護層氧化膜39生長足夠的厚度。把扁平單元陣列區域(A)和周邊電路區域(B)上的第三絕緣膜和第一絕緣膜都除去。其結果是在扁平單元陣列區域(A)的基片部分上提供BN+擴散層38a和保護層氧化膜39，在周邊電路區域(B)的基片部分上提供溝槽型元件隔離膜35a。
然后雖未圖示，但對形成有所述BN+擴散層38a和元件隔離膜35A的基片結果物完成包括選通工序等的一系列邏輯工序，制造有扁平單元結構的掩膜只讀存儲器。
但通過所述現有技術的扁平單元結構的掩膜只讀存儲器制造方法在0.25μm以下的邏輯工序中有以下幾個問題點。
第一，由于具有扁平單元結構的掩膜只讀存儲器的存儲單元間元件隔離是不必要的，所以使整個單元區域成為有源區域。利用STI工序的元件隔離只對周邊電路區域進行，所述STI工序包括由氧化膜填平溝槽和對所述氧化膜的CMP。但這時由于扁平單元陣列區域的有源區域比周邊電路區域的有源區域寬很多，所以在對氧化膜CMP工序時能進行扁平單元陣列區域的氧化膜欠拋光，與此相反，在產生周邊回路區域產生氧化膜過拋光。
第二，對所述CMP工序時的問題可通過在寬有源區域追加虛設氧化膜圖形或追加掩膜和蝕刻工序除去欠拋光的氧化膜而克服。但這時不僅由追加虛設氧化膜圖形而使集成度降低，而且由追加工序而使制造時間和成本增加。
第三，由于所述元件隔離工序和BN+擴散層的形成工序是分別進行的，所以使進行邏輯工序前的單位工序數多，整個需要很多的制作時間和成本。

發明內容
本發明的目的在于提供一種能使CMP工序在扁平單元陣列區域和周邊電路區域都良好進行的扁平單元結構的掩膜只讀存儲器制造方法。
本發明的另一目的在于提供一種能減少為形成BN+擴散層和溝槽型元件隔離膜的單位工序數的扁平單元結構的掩膜只讀存儲器制造方法。
為達到所述目的，本發明提供一種扁平單元結構的掩膜只讀存儲器制造方法，該方法包括提供具有扁平單元陣列區域和周邊電路區域的半導體基片的步驟；在基片上形成使所述基片上對應于扁平單元陣列區域上的擴散層形成區域和周邊電路區域上的溝槽型元件隔離膜形成區域的基片部分分別露出的第一和第二掩膜圖形步驟；在所述露出的基片部分內離子注入規定導電型雜質的離子注入步驟；通過蝕刻所述露出的周邊電路區域的基片部分形成溝槽的步驟；通過熱氧化工序在所述第一和第二掩膜圖形和溝槽表面上形成線型氧化膜并在扁平單元陣列區域形成擴散層后在所述擴散層表面形成保護層氧化膜的步驟；在所述線型氧化膜上填平所述溝槽的蒸鍍氧化膜的步驟；拋光所述氧化膜直至所述第一和第二掩膜圖形表面露出的拋光步驟；除去所述第一和第二掩膜圖形后在扁平單元陣列區域形成擴散層并在周邊電路區域形成溝槽型元件隔離膜的步驟。
本發明還包括在形成所述第一和第二掩膜圖形步驟后和在所述規定導電型雜質離子注入步驟前進行所述周邊電路區域掩蓋，以使所述雜質離子注入深度不深于溝槽深度的步驟。
本發明還包括形成間隔步驟在形成所述第一和第二掩膜圖形步驟后和在所述規定導電型雜質離子注入步驟前為減小所述擴散層的尺寸而在第一和第二掩膜圖形的側壁上形成間隔的步驟。
本發明方法中所述第一和第二掩膜圖形至少為兩層以上層疊的多層膜結構，最好第一絕緣膜、緩沖膜和第二絕緣膜形成層疊的多層膜結構。形成所述溝槽的步驟可在對所述扁平單元陣列區域進行掩蓋之后完成。而且所述規定導電型雜質的離子注入步驟把與基片相反導電型的雜質高濃度離子注入，且離子注入深度小于所述周邊電路區域的溝槽深度。所述線型氧化膜形成為50～400A厚度。
本發明的思想和優點在參照附圖詳細說明后將變得更加清楚。
通過參照本發明的優選實施例所作以以下說明便可明確本發明的目的和其它特征和優點等。


圖1是表示典型扁平單元結構的掩膜只讀存儲器的布置圖；圖2是用于說明利用現有技術的扁平單元結構的掩膜只讀存儲器制造方法的流程圖；圖3從A到G是表示按工序次序利用現有技術的扁平單元結構的掩膜只讀存儲器制造方法的剖面圖；圖4是用于說明利用本發明的扁平單元結構的掩膜只讀存儲器制造方法的流程圖；圖5從A到G是表示按工序次序利用本發明一實施例的扁平單元結構的掩膜只讀存儲器制造方法的剖面圖；圖6是表示利用本發明其他實施例的扁平單元結構的掩膜只讀存儲器制造方法的斷面圖。
具體實施例方式
圖4是用于說明利用本發明的扁平單元結構的掩膜只讀存儲器制造方法的流程圖。
如圖4所示，本發明的方法與圖2所示的現有方法比較其元件隔離和BN+擴散層的形成工序(S40)是同時進行的。即本發明的方法中對周邊電路區域的STI工序和對扁平單元陣列區域的BN+擴散層形成工序不是分別進行而是同時進行。這樣本發明的方法能減少為進行所述這些工序的單位工序數，還能防止在對氧化膜的CMP工序時欠拋光扁平單元陣列區域的氧化膜和過拋光周邊電路區域氧化膜的現象。
而本發明的方法中除元件隔離和BN+擴散層形成工序(S40)以外剩下的工序，即溝槽工序、為形成柵極氧化膜的熱氧化工序(S43)、為形成柵極的導電膜蒸鍍和蝕刻工序(S44)、為隔離單元的離子注入工序(S45)和為形成源極/漏極的高濃度離子注入工序(S46)則如圖所示那樣與現有技術那樣一樣地進行。這里所述元件隔離和BN+擴散層形成工序(S40)與溝槽工序(S42)可按相反順序來進行。
圖5從A到G是表示按工序次序利用本發明一實施例的扁平單元結構的掩膜只讀存儲器制造方法的剖面圖。
參照圖5A，在半導體基片50上形成有由第一絕緣膜51a和緩沖膜51b和第二絕緣膜51c順次層疊的多層膜52。所述第一絕緣膜51a是氧化膜、有緩和上層膜應力的功能。所述緩沖膜51b是氮化膜、有在CMP工序時調節拋光程度并在后續氧化工序時保護有源區域的功能。所述第二絕緣膜51c是氧化膜有在基片蝕刻時起蝕刻保護層的功能。在所述多層膜52上涂布第一感光膜53，通過曝光和顯影使符合扁平單元陣列區域(A)的BN+擴散層形成區域的多層膜部分和符合周邊電路區域(B)的溝槽形成區域的多層膜部分露出。這里曝光工序最好使用比DUV等級高的光源來完成，以提高圖形的正確度。
參照圖5B，用蝕刻保護層利用已布圖的第一感光膜63同時蝕刻露出的扁平單元陣列區域(A)和周邊電路區域(B)的多層膜部分，因此由多層膜構成的BN+擴散層形成用第一掩膜圖形52a和溝槽形成用第二掩膜圖形52b分別從基片50的BN+擴散層形成區域和溝槽形成區域露出。
參照圖5C，除去第一感光膜。把與基片50相反導電型的雜質離子注入第一和第二掩膜圖形52a、52b、利用保護層高濃度離子注入露出的基片部分內，其結果是形成BN+離子注入區域54。所述BN+離子注入是例如P型基片時用磷(P)或砷(As)這樣的N型雜質進行的。所述BN+離子注入區域54的深度不得超過以后在周邊電路區域(B)形成的溝槽的深度。假如離子注入能量非常大使得所述BN+離子注入區域54的深度深于溝槽的深度時，所述BN+離子注入最好在對周邊電路區域(B)完成掩蓋之后進行。
參照圖5D，將第二感光膜55涂布在所述第一和第二掩膜圖形52a、52b和露出的基片部分上，接著曝光和顯影使僅在扁平單元陣列區域(A)上殘留有所述第二感光膜55。在周邊電路區域(B)露出的基片部分利用蝕刻保護層蝕刻第二掩膜圖形52b只至規定深度，這樣形成溝槽56。
參照圖5E，除去殘留的第二感光膜。對所述基片結果物進行熱氧化工序，其結果是BN+離子注入的雜質被激活、在扁平單元陣列區域(A)形成BN+擴散層54a，同時在扁平單元陣列區域(A)的第一掩膜圖形52a表面和周邊電路區域(B)的溝槽56和第二掩膜圖形52b的表面上形成50～400A厚度的線型氧化膜57。而且由所述熱氧化工序的結果在所述BN+擴散層54a的表面附加形成有保護層氧化膜58。這時所述保護層氧化膜58以與線型氧化膜57不同的厚度生長，更正確說就是所述保護層氧化膜58其在BN+離子注入基片表面的氧化膜生長速度由BN+離子注入雜質而比第一和第二掩膜圖形52a、52b和溝槽56表面的氧化膜生成速度形成得快且厚。在所述周邊電路區域(B)的溝槽56表面形成的線型氧化膜57有除去形成溝槽56時的蝕刻缺陷的功能，特別是使溝槽樣子變圓、改善元件的電特性。在基片50整個區域上蒸鍍氧化膜59，以填平所述周邊電路區域(B)的溝槽56。
參照圖5F，通過CMP工序拋光氧化膜59和線型氧化膜57直至第一和第二掩膜圖形52a、52b露出。這時對所述氧化膜的CMP由于是在扁平單元陣列區域(A)具有第一掩膜圖形52a、周邊電路區域(B)具有第二掩膜圖形52b的狀態下進行的，所以與現有技術不同，不會發生因所述扁平單元陣列區域(A)與周邊電路區域(B)之間圖形密度差而引起的氧化膜拋光不良。
參照圖5G，通過利用公知的蝕刻工序除去第一和第二掩膜圖形在周邊電路區域(B)形成溝槽型元件隔離膜59a。其結果是在扁平單元陣列區域(A)的基片部分提供有BN+擴散層54a和保護層氧化膜58、在周邊電路區域(B)的基片部分提供有溝槽型元件隔離膜59a。在此，所述BN+擴散層形成工序和元件隔離膜形成工序、即如前所述STI工序不是分別進行而是同時進行的。因此本發明方法因為同時進行BN+擴散層工序和STI工序所以能比現有技術減少進行邏輯工序前的單位工序數。
然后，對未圖示地形成有所述BN+擴散層54a和元件隔離膜59a的基片結果物進行包括選通工序等的一系列邏輯工序，其結果是制造有扁平單位結構的掩膜只讀存儲器。
圖6是為說明利用本發明其它實施例的扁平單元結構的掩膜只讀存儲器制造方法的剖面圖。這里各圖面符號凡與以前實施例一樣的部分用相同的符號表示。
在該實施例中，在用于形成BN+擴散層的第一掩膜圖形52a和用于形成STI的第二掩膜圖形52b的側壁上形成由TEOS氧化膜或氮化膜構成的絕緣膜間隔60，BN+離子注入通過離子注入保護層利用包括所述間隔60的第一和第二掩膜圖形52a、52b完成。這樣BN+離子注入區域61的尺寸比以前實施例的小，因此通過后續的熱氧化工序形成的BN+擴散層的尺寸比以前實施例的小所述間隔60寬度兩倍左右。
結果是根據該實施例的方法在BN+離子注入以前通過在掩膜圖形側壁上形成間隔使BN+擴散層的尺寸減小，因此通過減小所述BN+擴散層的尺寸能實現更小的扁平單元。
如上所述，扁平單元陣列區域的BN+擴散層工序和周邊電路區域的STI工序是同時進行，所以與進行邏輯工序以前的所述工序相關的單位工序數比現有技術的減少，因此能節省制造時間和成本。
在所述STI工序中對氧化膜的CMP中，是在扁平單元陣列區域和周邊電路區域分別具有限定BN+擴散層和STI區域的掩膜圖形的狀態下進行的，所以可以抑制由所述扁平單元陣列區域與周邊電路區域間的圖形密度差而引起的拋光不良，從而防止了為抑制拋光不良的追加工序而引起的增加制造時間和成本。
而且通過向限定BN+擴散層區域的掩膜圖形側壁形成間隔能減小BN+擴散層的尺寸，因此能提高集成度。
另外，本發明在不脫離其要點的范圍內可通過多種變更來實施。
權利要求
1.一種扁平單元結構的掩膜只讀存儲器制造方法，其特征在于，包括提供具有扁平單元陣列區域和周邊電路區域的半導體基片的步驟；在基片上形成使所述基片上對應于扁平單元陣列區域上的擴散層形成區域和周邊電路區域上的溝槽型元件隔離膜形成區域的基片部分分別露出的第一和第二掩膜圖形步驟；在所述露出的基片部分內離子注入規定導電型雜質的離子注入步驟；通過蝕刻所述露出的周邊電路區域的基片部分形成溝槽的步驟；通過熱氧化工序在所述第一和第二掩膜圖形和溝槽表面上形成線型氧化膜并在扁平單元陣列區域形成擴散層后在所述擴散層表面形成保護層氧化膜的步驟；在所述線型氧化膜上填平所述溝槽的蒸鍍氧化膜的步驟；拋光所述氧化膜直至所述第一和第二掩膜圖形表面露出的拋光步驟；除去所述第一和第二掩膜圖形后在扁平單元陣列區域形成擴散層并在周邊電路區域形成溝槽型元件隔離膜的步驟。
2.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于所述第一和第二掩膜圖形至少形成層疊兩層以上的多層膜結構。
3.如權利要求2所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于所述第一和第二掩膜圖形由第一絕緣膜和緩沖膜和第二絕緣膜層疊的多層膜結構而形成。
4.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于還包括在形成所述第一和第二掩膜圖形步驟后和在離子注入所述規定導電型雜質步驟前對所述周邊電路區域掩蓋，以使所述雜質離子注入深度不深于所述溝槽深度的步驟。
5.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于形成所述溝槽步驟在掩蓋所述扁平單元陣列區域之后進行。
6.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于，離子注入所述規定導電型雜質的步驟是高濃度離子注入與基片相反導電型的雜質。
7.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于所述規定導電型雜質的離子注入步驟使離子注入深度比所述周邊電路區域的溝槽深度淺。
8.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于所述線型氧化膜形成為50～400A厚度。
9.如權利要求1所述的扁平單元結構的掩膜只讀存儲器制造方法，其特征在于還包括在形成所述第一和第二掩膜圖形步驟后和在所述規定導電型雜質離子注入步驟前為減小所述擴散層的尺寸在所述第一和第二掩膜圖形的側壁上形成間隔的步驟。
全文摘要
本發明提供一種扁平單元結構的掩膜只讀存儲器制造方法，能防止因圖形密度差引起的拋光不均勻、節省制造時間和成本。本發明包括提供具有扁平單元陣列區域和周邊電路區域的半導體基片的步驟；在基片上形成第一和第二掩膜圖形步驟；在所述露出的基片部分內離子注入規定導電型雜質的離子注入步驟；在擴散層表面上形成保護層氧化膜的步驟；在線型氧化膜上填平所述溝槽的蒸鍍氧化膜的步驟；拋光所述氧化膜直至所述第一和第二掩膜圖形表面露出的拋光步驟；在周邊電路區域形成溝槽型元件隔離膜的步驟。
文檔編號H01L27/105GK1409389SQ02131939
公開日2003年4月9日 申請日期2002年9月5日 優先權日2001年9月5日
發明者韓昌勛 申請人:東部電子株式會社