一種降低運放失調電壓影響的基準電路的制作方法
【專利摘要】本實用新型公開一種降低運放失調電壓影響的基準電路，包括由負載電阻R1、R2和偏置電阻R3，工作在深度負反饋的運算放大器A1，晶體管Q1、Q2構成的傳統的基準電路，還包括運放失調電壓補償電路，該補償電路由構造相同的二極管電阻分流電路A和二極管電阻分流電路B構成，二極管電阻分流電路A與晶體管Q1并聯，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3并聯。由于本專利增設了運放失調電壓補償電路，利用了二極管電阻分流電路，可大大降低輸出基準電壓中運放失調電壓的影響，提高了基準電壓源的輸出基準電壓精度。
【專利說明】
一種降低運放失調電壓影響的基準電路
技術領域
[0001] 本實用新型涉及一種降低運放失調電壓影響的基準電路。
【背景技術】
[0002] 隨著系統集成技術的飛速發展，帶隙基準源已成為大規模或超大規模集成電路中 不可缺少的基本電路模塊。基準電壓源是數字模擬射頻集成電路系統中重要的組成部分， 它為系統提供一個恒定的直流參考電壓，高性能的基準電壓源將直接影響到整體電路的性 能和精度。而基準電路內部運算放大器失調電壓的存在是不可避免的，為得到高性能的帶 隙基準電壓源降低運算放大器的失調電壓顯得尤為重要。
[0003] 目前，國內外提出了多種不同的運放失調電壓補償方案來減小失調電壓Vos的影 響進而提高基準電路的性能，目前出現的減小失調電壓技術包括:1)、運算放大器采用大尺 寸器件并且仔細調整版圖的布局使得失調降到最小；2)、增大兩晶體三極管的集電極電流 的比率m，同時增大兩負載電流的比率n，達到增大正溫度系數電壓A VBE，相當于減小了失調 電壓的影響;3)、電路的每個分支可以采用兩個pn結串聯的形式使A 增加一倍，減小失調 電壓的作用效果。
[0004] 傳統的帶隙基準電路如圖1所示，考慮運放失調電壓Vos時，其具體實現過程為:設 R1和R2的比例系數是m，使得iFmXh。忽略基極電流并假定A1很大，
[0005] ^jaa - ~ ^Jtsa T (1)
[0006] ~ ^BS2 ^^ ^7)^C2 (2)
[0007] ^ 〔1+及〇--~] (3)
[0008] 其中，乂吧和乂剛是晶體管Q1和Q2的發射極基極電壓，是和絕對溫度成反比的負溫 度系數電壓;R2、R3是電阻;VT是一階負溫度系數電壓，+，K是玻爾茲曼常數、q是單位 電荷電量、T是絕對溫度。從上式可看到，對傳統的降低失調電壓影響其思想是:通過增大方 括號中第一項的值而相當于減小了失調電壓Vos對輸出基準電壓Vout的影響。
[0009] 現有技術中的一種降低運放失調電壓影響的基準電路如圖2所示，其包含兩個串 聯基極-射極電壓的基準產生器，并增加四個PM0S晶體管Ml~M4。其對運放失調電壓的補償 思想同樣為增大輸出電壓中其他項的比重，間接降低失調電壓Vos的作用效果。
[0010] 傳統的基準電壓源的缺點在于:通過增大方括號中第一項的值，vBE同樣要增大，在 低電源電壓下運算放大器很難達到很大的Vout值;在標準的CMOS工藝中也是很難實現;為滿 足帶隙基準的要求，還必須保證兩個晶體管的偏置電流具有相同的溫度特性，但在實際電 路中并不能做到;除此之外，電路中運算放大器沒有阻性負載，擔PM0S器件的失配和溝道長 度調制效應都會在輸出引入誤差。因此，帶隙基準電路的整體特性依然沒有改善，不能達到 在實際中廣泛的應用。
[0011] 對于目前出現的運放失調電壓補償方法大都采用增大公式（3)中方括號中第一 項，間接減小Vos的影響，沒有直接降低Vos的大小，因此，補償后的失調電壓依然很大，對電 路系統的影響一直存在。 【實用新型內容】
[0012] 為了解決現有技術存在的不足，本實用新型的目的是提供一種降低運放失調電壓 影響的基準電路。該基準電路使用二極管電阻分流電路，通過調整適當參數直接有效降低 運算放大器的失調電壓，解決帶隙基準電路中運放失調電壓較大的問題。
[0013] 為實現上述目的，本實用新型所采用的技術方案是：
[0014] 一種降低運放失調電壓影響的基準電路，包括負載電阻R1、R2和偏置電阻R3,工作 在深度負反饋的運算放大器A1，晶體管Q1、Q2,其中，由晶體管Q1與負載電阻R1串連后構成 的電路，與由晶體管Q2、偏置電阻R3、負載電阻R2依次串接組成的電路并聯，工作在深度負 反饋的運算放大器A1的兩個輸入端中，一個輸入端與晶體管Q1的發射極連接，另一個輸入 端連接在偏置電阻R3與負載電阻R2之間的電路上，還包括運放失調電壓補償電路，該補償 電路由構造相同的二極管電阻分流電路A和二極管電阻分流電路B構成，二極管電阻分流電 路A與晶體管Q1并聯，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3并聯。
[0015] 進一步地，所述二極管電阻分流電路A是由NPN型三極管Q3和電阻R4構成，二極管 電阻分流電路B是由NPN型三極管Q4和電阻R5構成，電阻R4和電阻R5的阻值相等，NPN型三極 管Q3和NPN型三極管Q4的并聯個數相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管 Q3、Q4以及晶體管Q1、Q2中的所有基極和集電極接地。NPN型三極管Q3和NPN型三極管Q4在該 電路中等同于二極管。
[0016]進一步地，所述的負載電阻R1的阻值和負載電阻R2的阻值相等。
[0017]本實用新型的有益效果：
[0018] 由于本專利增設了運放失調電壓補償電路，利用了二極管電阻分流電路，可大大 降低輸出基準電壓中運放失調電壓的影響，提高了基準電壓源的輸出基準電壓精度。所述 該運放失調電壓補償電路結構簡單容易實現，在實際電路中很明確的調整某些參數即可設 計出低失調電壓的帶隙基準源，具有更強的實用性。在目前出現的大多數技術中，并不能直 接有效的降低運放的輸出電壓的影響，本發明中是通過調節電阻R2與R5的比值直接降低失 調電壓對輸出基準電壓的影響。
【附圖說明】
[0019] 下面結合附圖和【具體實施方式】對本實用新型作進一步詳細說明：
[0020] 圖1是運放失調電壓未補償的帶隙電壓基準電路圖；
[0021] 圖2是現有技術中的一種降低運放失調電壓影響的基準電路；
[0022] 圖3是本發明降低運放失調電壓影響的基準電路圖。
[0023] 其中，圖上R1~R5是電阻;A1是運算放大器;Q1~Q4是NPN型三極管;Ml~M4為PM0S 晶體管。
【具體實施方式】
[0024]如圖2所示，一種降低運放失調電壓影響的基準電路，包括負載電阻R1、R2和偏置 電阻R3,工作在深度負反饋的運算放大器A1，晶體管Q1、Q2,其中，由晶體管Q1與負載電阻R1 串連后構成的電路，與由晶體管Q2、偏置電阻R3、負載電阻R2依次串接組成的電路并聯，工 作在深度負反饋的運算放大器A1的兩個輸入端中，一個輸入端與晶體管Q1的發射極連接， 另一個輸入端連接在偏置電阻R3與負載電阻R2之間的電路上，還包括運放失調電壓補償電 路，該補償電路由構造相同的二極管電阻分流電路A和二極管電阻分流電路B構成，二極管 電阻分流電路A與晶體管Q1并聯，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3 并聯。負載電阻R1、R2與工作在深度負反饋的運算放大器用于穩定X、Y點的電壓，確保該兩 點的電壓近似相等。偏置電阻R3和晶體管產生與正溫度相關的電壓A VBE，該電壓與負溫度 相關的電壓A VBE適當權重相加，達到與溫度無關的輸出基準電壓。二極管電阻分流電路用 于減小三極管Q1、Q2集電極電流，進而減小失調電壓對A VBE的影響，提高帶隙基準電壓源的 性能。具體方法是基于帶隙基準原有的溫度補償思想，利用具有正溫度特性的晶體管基極-發射極電壓差A VBE與具有負溫度特性的基極-發射極電壓VBE適當的權重相加，來抵消溫度 對輸出電壓的影響，從而實現與溫度無關的輸出電壓。
[0025] 進一步地，所述二極管電阻分流電路A是由NPN型三極管Q3和電阻R4構成，二極管 電阻分流電路B是由NPN型三極管Q4和電阻R5構成，電阻R4和電阻R5的阻值相等，NPN型三極 管Q3和NPN型三極管Q4的并聯個數相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管 Q3、Q4以及晶體管Q1、Q2中的所有基極和集電極接地。NPN型三極管Q3和NPN型三極管Q4在該 電路中等同于二極管。所述的負載電阻R1的阻值和負載電阻R2的阻值相等。本結構中的失 調電壓Vos的系數只與AVbe的部分系數電阻R2、R5相關，可以通過調節電阻R2與R5的比值來 減小失調電壓的影響，當R2: R5的值小于1時，失調電壓被降低，而非傳統結構或其他方案中 失調電壓被放大。
[0026]以上所述是本實用新型的優選實施方式而已，當然不能以此來限定本實用新型之 權利范圍，應當指出，對于本技術領域的普通技術人員來說，對本實用新型的技術方案進行 修改或者等同替換，都不脫離本實用新型技術方案的保護范圍。
【主權項】
1. 一種降低運放失調電壓影響的基準電路，包括負載電阻R1、R2和偏置電阻R3,工作在 深度負反饋的運算放大器Al，晶體管Q1、Q2,其中，由晶體管Ql與負載電阻Rl串連后構成的 電路，與由晶體管Q2、偏置電阻R3、負載電阻R2依次串接組成的電路并聯，工作在深度負反 饋的運算放大器Al的兩個輸入端中，一個輸入端與晶體管Ql的發射極連接，另一個輸入端 連接在偏置電阻R3與負載電阻R2之間的電路上，其特征在于:還包括運放失調電壓補償電 路，該補償電路由構造相同的二極管電阻分流電路A和二極管電阻分流電路B構成，二極管 電阻分流電路A與晶體管Q1并聯，二極管電阻分流電路B與相串接的晶體管Q2、偏置電阻R3 并聯。2. 根據權利要求1所述的降低運放失調電壓影響的基準電路，其特征在于:所述二極管 電阻分流電路A是由NPN型三極管Q3和電阻R4構成，二極管電阻分流電路B是由NPN型三極管 Q4和電阻R5構成，電阻R4和電阻R5的阻值相等，NPN型三極管Q3和NPN型三極管Q4的并聯個 數相同；所述的晶體管Q1、Q2為NPN型三極管，NPN型三極管Q3、Q4以及晶體管Q1、Q2中的所有 基極和集電極接地;NPN型三極管Q3和NPN型三極管Q4在該電路中等同于二極管。3. 根據權利要求1所述的降低運放失調電壓影響的基準電路，其特征在于:所述的負載 電阻Rl的阻值和負載電阻R2的阻值相等。
【文檔編號】G05F1/56GK205507602SQ201620334244
【公開日】2016年8月24日
【申請日】2016年4月20日
【發明人】陳忠學, 章國豪, 林俊明, 唐杰, 何全, 余凱
【申請人】佛山臻智微芯科技有限公司