帶隙改性Ge PMOS器件及其制備方法
【專利摘要】本發明涉及一種帶隙改性Ge PMOS器件及其制備方法。該制備方法包括：選取Si襯底；在第一溫度下，在Si襯底上生長Ge薄膜層；在第二溫度下，在Ge薄膜層上生長Ge層；在Ge層上生長GeSn層；在GeSn層上淀積柵介質層和柵極層；刻蝕柵介質層和柵極層，形成柵極區；在器件表面離子注入形成源漏區；利用應力施加裝置對PMOS器件施加機械應力，最終形成所述帶隙改性Ge PMOS器件。本發明PMOS器件利用的溝道材料為直接帶隙改性Ge材料，相對于傳統Si材料載流子遷移率提高了數倍，從而提高了PMOS器件的電流驅動與頻率特性。且該器件適于與光子器件實現單片光電的集成。
【專利說明】
帶隙改性Ge PMOS器件及其制備方法
技術領域
[0001] 本發明涉及集成電路技術領域，特別涉及一種帶隙改性Ge PM0S器件及其制備方 法。
【背景技術】
[0002] 對半導體產業發展產生巨大影響的"摩爾定律"之處:集成電路芯片上的晶體管數 目，約每18個月翻一番，性能也翻一番。40多年來，世界半導體產業始終按照這條定律不斷 地發展。但是，隨著器件特征尺寸的不斷減小，尤其是進入納米尺寸之后，微電子技術的發 展越來越逼近材料、技術和器件的極限，面臨著巨大的挑戰。當器件特征尺寸縮小到65nm以 后，納米尺寸器件中的短溝效應、強場效應、量子效應、寄生參量的影響，工藝參數誤差等問 題對器件泄露電流、壓閾特性、開態/關態電流等性能的影響越來越突出，電路速度和功耗 的矛盾也將更加嚴重。
[0003] Ge為間接帶隙半導體，改性可致其轉變為直接帶隙半導體。改性情況下Ge載流子 迀移率顯著高于Si載流子迀移率且與Si工藝兼容，既可制造高轉化效率光子器件，又可用 于高速電子器件，為高速器件與電路，尤其是單片光電集成提供了又一新的技術發展途徑。 因此，有關直接帶隙改性Ge的相關研究已成為了當前國內外研究的熱點和重點。
[0004] 高性能材料制備是器件實現的物質基礎，為了實現直接帶隙Ge，需要首先從理論 原理上分析給出Ge發生帶隙轉化的條件。目前，應力作用和合金化(形成G ei-xSnx合金)是 Ge實現帶隙類型轉化的主要技術手段。圖1為理論研究的晶向為(001)單軸0°張/壓應變Ge 導帶各能級隨應力變化關系圖，依據廣義胡克定律和形變勢原理，從圖1中可以看出，在單 軸張應力達到約4.8GPa時，由于Γ谷的收縮速率比L谷快，兩者的能量差會相繼減小直到Ge 變成直接帶隙半導體材料。同時，依據文獻，合金化作用條件下Ge發生帶隙類型轉化，所需 的合金化Sn組份為8 %。
[0005] 然而，單純施加應力作用時所需強度過大，目前外延技術工藝很難實現4.8GPa的 單軸應力，工藝實現難度大。而高質量Gei- xSnx合金的生長存在著諸多難點。首先，Sn在Ge中 平衡固溶度較低，約1%并且Sn的表面自由能比Ge的小，從而使得Sn非常容易分凝到表面。 其次，當溫度高于13.2°C時，Sn將發生相變，從金剛石結構的a-Sn轉變為體心四方結構的b-Sn。再次，Ge和a-Sn的晶格失配度高達14.7%，也不利于6〇 1-41^合金的生長。
[0006] 因此，如何解決直接帶隙改性Ge材料制備技術，并進一步實現直接帶隙改性Ge PM0S已成為本領域需要解決的技術問題。

【發明內容】

[0007] 因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種帶隙改性Ge PM0S 及其制備方法。
[0008] 具體地，本發明一個實施例提出的一種帶隙改性Ge PM0S的制備方法，包括：
[0009] S101、選取晶向為(001)的Si襯底；
[0010] S102、在275°C~325°C溫度下，利用分子束外延方式在所述Si襯底上生長50nm的 Ge薄膜層；
[00?1 ] S103、在500°C~600°C溫度下，在所述Ge薄膜層上淀積900nm~950nm的Ge層；
[0012] S104、在出氣氛中，750°C~850°C溫度下對所述Ge層進行退火處理，退火處理時間 為10~15分鐘；
[0013] S105、使用稀氫氟酸和去離子水循環清洗所述Ge層；
[0014] S106、利用分子束外延方式，在溫度為90°C~100°C，基準壓力為3X10-1Qtorr的生 長環境下，選取純度為99.9999 %的Ge和99.9999 %的Sn分別作為Ge源和Sn源，在所述Ge層 上生長形成40nm~50nm的Geo. 99Sn〇. οι材料；
[0015] S107、在400~500°C溫度下注入P離子，注入時間為200s，注入劑量為1X1013~5X 1013cm-2，能量30keV，形成N型的所述Geo. 99Sn〇. Q1材料；
[0016] S108、在室溫下，使用(NH4)2S溶液硫鈍化10分鐘；
[0017] S109、采用原子層淀積的方法，在250°C下，淀積厚度為3nm的Hf〇2柵介質層；
[0018] SI 10、采用反應性濺射系統淀積厚度為11 Onm的TaN柵極層；
[0019] S111、使用氯基等離子體通過光刻和蝕刻形成所述PM0S器件的柵極區；
[0020] S112、在異于所述柵極區的器件位置注入劑量為1X1015~5X1015cnf2,能量為 30keV的BF 2+離子，并在400°C下退火5分鐘后形成所述PM0S器件的源漏區；
[0021] S113、利用電子束蒸發工藝淀積10nm厚的Ni，采用自對準工藝，在250°C氮氣環境 下利用快速熱退火工藝退火30s，在所述源漏區表面形成Ni(GeSn)材料；
[0022] S114、利用選擇性濕法刻蝕工藝，采用濃度為96%的濃硫酸去除過量的Ni以形成 所述PM0S器件的源漏極，從而形成待施加機械應力的PM0S器件；
[0023] S115、將所述待施加機械應力的PM0S器件拋光減薄至50um;
[0024] S116、將所述待施加機械應力的PM0S器件貼附在單軸張應力施加裝置的鋁箱載片 上；
[0025] S117、將所述鋁箱載片貼附并固定在所述單軸張應力機械施加裝置的底座上，由 所述單軸張應力施加裝置施加機械應力后最終形成所述帶隙改性Ge PM0S器件。
[0026]本發明另一個實施例提出的一種帶隙改性Ge PM0S器件，包括Si襯底層、Ge薄膜 層、Ge層、GeQ.99Sno.Qi層、Hf〇2柵介質層、TaN柵極層以及Ni(GeSn)源漏極層;其中，所述帶隙 改性Ge PM0S器件由上述實施例所述的方法制備形成。
[0027]本發明另一個實施例提出的一種帶隙改性Ge PM0S器件的制備方法，包括：
[0028] 選取Si襯底；
[0029] 在第一溫度下，在所述Si襯底上生長Ge薄膜層；
[0030] 在第二溫度下，在所述Ge薄膜層上生長Ge層；
[0031 ] 在所述Ge層上生長GeSn層；
[0032]在所述GeSn層上淀積柵介質層和柵極層；
[0033] 刻蝕所述柵介質層和所述柵極層，形成所述PM0S器件的柵極區；
[0034] 在器件表面離子注入形成所述PM0S器件的源漏區；
[0035]利用應力施加裝置對所述PM0S器件施加機械應力，最終形成所述帶隙改性Ge PM0S器件。
[0036] 在發明的一個實施例中，所述第一溫度為275°C~325°C ;所述第二溫度為500°C~ 600。。。
[0037] 在本發明的一個實施例中，在第二溫度下，在所述Ge薄膜層上生長Ge層之后，還包 括：
[0038]在出氣氛中對所述Ge層進行退火處理；
[0039] 使用稀氫氟酸和去離子水循環清洗所述Ge層。
[0040] 在本發明的一個實施例中，在所述Ge層上生長GeSn層，包括：
[0041] 利用分子束外延方式，在溫度為90°C~100°C，基準壓力為3Xl(T1()t 〇rr的生長環 境下，選取純度為99.9999 %的Ge和99.9999 %的Sn分別作為Ge源和Sn源，在所述Ge層上生 長形成40nm~50nm的Geo. 99Sn〇. οι材料；
[0042] 在400~500°C溫度下注入P離子，注入時間為200s，注入劑量為1 X 1013~5X 1013cm-2，能量30keV，形成N型的所述Geo. 99Sn〇. Q1材料。
[0043] 在本發明的一個實施例中，在所述GeSn層上淀積柵介質層和柵極層，包括：
[0044]采用原子層淀積的方法，在250°C下，淀積厚度為3nm的Hf〇2柵介質層；
[0045] 采用反應性濺射系統淀積厚度為llOnm的TaN柵極層。
[0046] 在本發明的一個實施例中，在器件表面離子注入形成所述PM0S器件的源漏區，包 括：
[0047]在異于所述柵極區的器件位置注入劑量為1 X 1015~5 X 1015cnf2,能量為30keV的 BF2+離子，并在400°C下退火5分鐘后形成所述PM0S器件的源漏區。
[0048]在本發明的一個實施例中，利用應力施加裝置對所述PM0S器件施加機械應力，最 終形成所述帶隙改性Ge PM0S器件，包括：
[0049]將所述待施加機械應力的PM0S器件貼附在單軸張應力施加裝置的鋁箱載片上； [0050]將所述鋁箱載片貼附并固定在所述單軸張應力機械施加裝置的底座上，由所述單 軸張應力施加裝置施加機械應力后最終形成所述帶隙改性Ge PM0S器件。
[0051 ]本發明另一個實施例提出的一種帶隙改性Ge PM0S器件，依次包括Si襯底層、Ge薄 膜層、Ge層、GeSn層、Hf〇2柵介質層、TaN柵極層以及Ni (GeSn)源漏極層;其中，所述帶隙改性 Ge PM0S器件由上述實施例所述的方法制備形成。
[0052]上述實施例，采用合金化與應力共作用的方式實現Ge帶隙類型的轉化，克服了單 純依靠合金化和單純依靠應力致Ge帶隙類型轉化固溶度低和應力強度大而導致的工藝難 度大的問題；另外，利用機械拉伸的方法制得的具有直接帶隙的Ge材料具有較高的單晶質 量;其次，基于Si襯底制備直接帶隙改性Ge PM0S器件，制備過程中除最后應力施加工藝外， 其他工藝均與現有Si工藝兼容。整體制備技術簡單、實用，具有制造成本低和工藝難度小的 優點;再次，本發明的帶隙改性Ge材料可以應用于光子器件，轉換效率高，性能提升，可以在 同一有源層單片實現光電集成，且該PM0S利用的溝道材料為直接帶隙改性Ge材料，相對于 傳統Si材料載流子迀移率提高了數倍，從而提高了PM0S器件的電流驅動與頻率特性。 [0053]通過以下參考附圖的詳細說明，本發明的其它方面和特征變得明顯。但是應當知 道，該附圖僅僅為解釋的目的設計，而不是作為本發明的范圍的限定，這是因為其應當參考 附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念 地說明此處描述的結構和流程。
【附圖說明】
[0054]下面將結合附圖，對本發明的【具體實施方式】進行詳細的說明。
[0055]圖1為理論研究的晶向為（001)單軸0°張/壓應變Ge導帶各能級隨應力變化關系 圖；
[0056]圖2為本發明實施例提供的一種直接帶隙Ge PM0S器件的制備方法流程圖；
[0057]圖3為本發明實施例提供的一種晶向（001)單軸應變Gei-xSnx合金導帶各能級變化 情況不意圖；
[0058]圖4a_圖4j為本發明實施例提供的一種直接帶隙Ge PM0S器件的制備方法示意圖；
[0059] 圖5為本發明實施例提供的一種單軸張應力彎曲芯片的裝置。
【具體實施方式】
[0060] 為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明 的【具體實施方式】做詳細的說明。
[0061 ] 實施例一
[0062]請參見圖2,圖2為本發明實施例提供的一種直接帶隙Ge PM0S器件的制備方法流 程圖；該方法包括如下步驟：
[0063] 步驟a、選取Si襯底；
[0064]步驟b、在第一溫度下，在所述Si襯底上生長Ge薄膜層；
[0065]步驟c、在第二溫度下，在所述Ge薄膜層上生長Ge層；
[0066] 步驟d、在所述Ge層上生長GeSn層；
[0067]步驟e、在所述GeSn層上淀積柵介質層和柵極層；
[0068] 步驟f、刻蝕所述柵介質層和所述柵極層，形成所述PM0S器件的柵極區；
[0069] 步驟g、在器件表面離子注入形成所述PM0S器件的源漏區；
[0070] 步驟h、利用應力施加裝置對所述PM0S器件施加機械應力，最終形成所述帶隙改性 Ge PM0S器件。
[0071] 其中，在步驟b和步驟c中，所述第一溫度低于所述第二溫度。即相對而言，第一溫 度為低溫，而第二溫度為高溫。例如，第一溫度為275°C~325°C ;第二溫度為500°C~600°C。 [0072] 可選地，在步驟c之后，還包括：
[0073]在出氣氛中對Ge層進行退火處理；
[0074]使用稀氫氟酸和去離子水循環清洗Ge層。
[0075] 其中，對于步驟d，具體工藝可以為：
[0076] 利用分子束外延方式，在溫度為90°C~100°C，基準壓力為3Xl(T1()t〇rr的生長環 境下，選取純度為99.9999 %的Ge和99.9999 %的Sn分別作為Ge源和Sn源，在所述Ge層上生 長形成40nm~50nm的Geo. 99Sn〇. οι材料；
[0077] 在400~500°C溫度下注入P離子，注入時間為200s，注入劑量為1 X1013~5X 1013cm-2，能量30keV，形成Ν型的所述Geo. 99Sn〇. Q1材料。
[0078] 其中，對于步驟e，具體工藝可以為：
[0079]采用原子層淀積的方法，在250°C下，淀積厚度為3nm的Hf〇2柵介質層；
[0080]采用反應性濺射系統淀積厚度為11 Onm的TaN柵極層。
[0081 ]請參見圖1，硅基GeSn合金的材料生長存在著許多困難。首先，Sn非常不穩定，當溫 度高于13.2°C時便會從半導體的α相變成金屬的β相。其次，由于Sn在Ge中的平衡固溶度很 小（<l%)、Sn的表面自由能比Ge的小，因此Sn非常容易發生分凝。最后，GeSn和Si之間具有 很大的晶格失配(4.2~19.5% ) jeSn合金的外延生長方法有分子束外延(Molecular Beam Epitaxy，簡稱MBE)和超高真空化學氣相淀積(UHV/CVD)兩種，這兩種方法都能夠在一定程 度上克服上述這些難題，生長出亞穩的單晶GeSn合金。但由于UHV/CVD生長GeSn合金要用到 的一種特殊的Sn氣體源（SnD 4)，目前該氣體源不易合成且工藝復雜，因此本發明采用分子 束外延(MBE)法生長GeSn。
[0082]請參見圖3,圖3為本發明實施例提供的一種晶向（001)單軸應變Gei-xSn x合金導帶 各能級變化情況示意圖。合金化與張應力共作用情況下，可實現低Sn組分條件下Ge帶隙類 型的轉變(變化的臨界線為圖中黑色線條）。依據計算結果，實現帶隙類型轉化可選擇5%Sn 組分+lGPa、3 % Sn組份+1.5GPa、1 % Sn組份+3.3GPa的組合，本發明選擇更易于工藝的實現 的1 % Sn組份+3.3GPa組合制備直接帶隙Ge PM0S器件。
[0083]綜上所述，本發明的制備方法具有如下優點：
[0084] 1.本發明采用合金化與應力共作用的方式實現Ge帶隙類型的轉化，克服了單純 依靠合金化和單純依靠應力致Ge帶隙類型轉化固溶度低和應力強度大而導致的工藝難度 大的問題；
[0085] 2.本發明利用機械拉伸的方法制得的具有直接帶隙的Ge材料具有較高的單晶質 量；
[0086] 3.本發明基于Si襯底制備直接帶隙改性Ge PM0S器件，制備過程中除最后應力施 加工藝外，其他工藝均與現有Si工藝兼容。整體制備技術簡單、實用，具有制造成本低和工 藝難度小的優點；
[0087] 4.本發明制備的直接帶隙改性Ge PM0S器件，相對于傳統Si材料載流子迀移率提 高了數倍，可以應用與光電子器件，提高器件的電流驅動與頻率特性。同時，本發明的帶隙 改性Ge材料可以應用于光子器件，轉換效率高，性能提升，可以在同一有源層單片實現光電 集成。
[0088] 實施例二
[0089]請參見圖4a_圖4 j，圖4a_圖4 j為本發明實施例提供的一種直接帶隙Ge PM0S器件 的制備方法示意圖，在上述實施例的基礎上，本實施例將較為詳細地對本發明的工藝流程 進行介紹。該方法包括：
[0090] S101、襯底選取。如圖4a所示，選取晶向為(001)的S i襯底片201作為原始材料； [0091] S102、利用分子束外延(MBE)的方法，在Si襯底201上，以低、高溫兩步法生長晶向 為(001)的η型Ge薄膜，摻雜濃度為1 X 1016~5X 1016cm-3。具體地：
[0092] S1021、如圖4b所示，在275~325°C下生長一層50nm厚的"低溫"Ge((LT-Ge)薄膜 202。大部分彈性應力的弛豫發生在小于10納米的低溫Ge層，但為避免晶體質量損失需要 厚度較大(大于27nm)的低溫Ge層。因此本發明將LT-Ge層設定為50nm，這個厚度完全適合于 HT-Ge層在其表面的后續增長。同時，低的生長溫度同時抑制了三維Ge島的形成和位錯形成 的弛豫應力。
[0093] S1022、如圖4c所示，在500~600°C的生長溫度下，淀積900~950nm的Ge層203。
[0094] S1023、為提高晶格質量，在H2氣氛中750~850 °C下退火（在一個固定的溫度或循 環中），不超過10~15分鐘。在H2氣氛退火的情況下，Ge原子在表面的擴散加快。
[0095] S1024、使用稀氫氟酸(HF(DHF):H20 = 1:5)和去離子(DI)的水循環清洗Ge薄膜。
[0096] S103、如圖4(1所示，采用分子束外延(MBE)的方法，在溫度為90°C~100°C、生長室 基準壓力為3 X 10-10torr的生長環境下，選取純度為99.9999%Ge和99.9999 % Sn分別為Ge 源和Sn源，在Ge襯底上生長p型自摻雜10~20nm的Geo. 99Sn〇. Q1材料204。
[0097] S104、制作PM0S器件。具體如下：
[0098] S1041、在室溫(25 °C)下，用(NH4) 2S溶液(24 %重量)硫鈍化10分鐘。硫鈍化可以有 效抑制錫氧化物，鍺氧化物的形成和錫的表面偏析。
[0099] S1042、如圖4e所示，采用原子層淀積(ALD)的方法，在250°C下，淀積3nm厚的氧化 鉿(Hf〇2)205。
[0100] s 1043、如圖4f所示，采用反應性濺射系統淀積11 Onm厚的氮化鉭(TaN) 206。
[0101] S1044、如圖4g所示，使用氯基等離子體通過光刻和蝕刻形成柵極區。
[0102] S1045、如圖4h所示，源漏區摻雜通過注入BF2+離子形成，注入劑量為1X1015~5X 1015cm-2，能量30keV，隨后在400 °C下退火5分鐘；
[0103] S1046、如圖4i所示，采用自對準技術，在250°C氮氣環境下快速熱退火(RTA)30s形 成Ni(GeSn)，利用電子束蒸發淀積10nm厚的Ni207。
[0104] S1047、如圖4j所示，用96%濃度的濃硫酸(H2S〇4)選擇性濕法去除過量的Ni蝕刻。
[0105] S105、對PM0S器件施加單軸應力。具體工藝步驟包括：
[0106] S1051、將制得的4英寸Si片拋光減薄至50um。
[0107] S1052、在將芯片粘到鋁箱上彎曲之前，首先應計算其受機械應力時的晶格形變 量。晶格形變量計算公式的具體推導過程如下：
[0109]其中，ε表示晶格形變量，R表示芯片的曲率半徑，α表示芯片的彎曲度，t表示減薄 后的芯片厚度。
[0110] 了 = 3.36?&，取0度時，應變的形變量〖為0.03，經過計算得，1?=16.67〇11。
[0111] 由于芯片粘貼在鋁箱載片之上，因此芯片的曲率半徑與載片的曲率半徑大小相 同。經過計算，可令鋁箱彎曲度為50度，此時底座寬制作為14cm即可滿足芯片所需的應變 量。
[0112] S1053、請參見圖5,圖5為本發明實施例提供的一種單軸張應力彎曲芯片的裝置， 該裝置包括兩個部分:底座1和鋁箱載片2。其中，底座1位于本裝置最下方，將Si片用耐高溫 膠粘貼在鋁箱2上，并將鋁箱2粘到底座1上彎曲固定。GeSn受到3.3GPa的單軸拉應力改性， 此時便得到本發明的直接帶隙Ge PM0S器件。
[0113] 綜上所述，本文中應用了具體個例對本發明直接帶隙Ge PM0S器件及其制備方法 的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發明的方法及其核 心思想；同時，對于本領域的一般技術人員，依據本發明的思想，在【具體實施方式】及應用范 圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制，本發明的保護 范圍應以所附的權利要求為準。
【主權項】
1. 一種帶隙改性Ge PMOS器件的制備方法，其特征在于，包括： 5101、 選取晶向為(001)的Si襯底； 5102、 在275°C~325°C溫度下，利用分子束外延方式在所述Si襯底上生長50nm的Ge薄 膜層； 5103、 在500 °C~600 °C溫度下，在所述Ge薄膜層上淀積900nm~950nm的Ge層； 5104、 在出氣氛中，750 °C~850 °C溫度下對所述Ge層進行退火處理，退火處理時間為10 ~15分鐘； 5105、 使用稀氫氟酸和去離子水循環清洗所述Ge層； 5106、 利用分子束外延方式，在溫度為90°C~100°C，基準壓力為3 X 10_1()torr的生長環 境下，選取純度為99.9999 %的Ge和99.9999 %的Sn分別作為Ge源和Sn源，在所述Ge層上生 長形成40nm~50nm的Geo. 99Sn〇. οι材料； 5107、 在400~500°C溫度下注入P離子，注入時間為200s，注入劑量為1X1013~5X 1013cm-2，能量30keV，形成N型的所述Geo. 99Sn〇. Q1材料； 5108、 在室溫下，使用(NH4)2S溶液硫鈍化10分鐘； 5109、 采用原子層淀積的方法，在250°C下，淀積厚度為3nm的Η??2柵介質層； 5110、 采用反應性濺射系統淀積厚度為110nm的TaN柵極層； 5111、 使用氯基等離子體通過光刻和蝕刻形成所述PM0S器件的柵極區； 5112、 在異于所述柵極區的器件位置注入劑量為1X1015~5X1015cnf2,能量為30keV的 BF2+離子，并在400°C下退火5分鐘后形成所述PM0S器件的源漏區； 5113、 利用電子束蒸發工藝淀積10nm厚的Ni，采用自對準工藝，在250°C氮氣環境下利 用快速熱退火工藝退火30s，在所述源漏區表面形成Ni(GeSn)材料； 5114、 利用選擇性濕法刻蝕工藝，采用濃度為96%的濃硫酸去除過量的Ni以形成所述 PM0S器件的源漏極，從而形成待施加機械應力的PM0S器件； 5115、 將所述待施加機械應力的PM0S器件拋光減薄至50um; 5116、 將所述待施加機械應力的PMOS器件貼附在單軸張應力施加裝置的鋁箱載片上； 5117、 將所述鋁箱載片貼附并固定在所述單軸張應力機械施加裝置的底座上，由所述 單軸張應力施加裝置施加機械應力后最終形成所述帶隙改性Ge PMOS器件。2. -種帶隙改性Ge PMOS器件，其特征在于，包括Si襯底層、Ge薄膜層、Ge層、GeQ.99Sn0. 01 層、Hf02柵介質層、TaN柵極層以及Ni (GeSn)源漏極層;其中，所述帶隙改性Ge PMOS器件由 權利要求1所述的方法制備形成。3. -種帶隙改性Ge PMOS器件的制備方法，其特征在于，包括： 選取Si襯底； 在第一溫度下，在所述Si襯底上生長Ge薄膜層； 在第二溫度下，在所述Ge薄膜層上生長Ge層； 在所述Ge層上生長GeSn層； 在所述GeSn層上淀積柵介質層和柵極層； 刻蝕所述柵介質層和所述柵極層，形成所述PMOS器件的柵極區； 在器件表面離子注入形成所述PMOS器件的源漏區； 利用應力施加裝置對所述PMOS器件施加機械應力，最終形成所述帶隙改性Ge PMOS器 件。4. 如權利要求3所述的方法，其特征在于，所述第一溫度為275°C~325°C;所述第二溫 度為 500°C ~600°C。5. 如權利要求3所述的方法，其特征在于，在第二溫度下，在所述Ge薄膜層上生長Ge層 之后，還包括： 在出氣氛中對所述Ge層進行退火處理； 使用稀氫氟酸和去離子水循環清洗所述Ge層。6. 如權利要求3所述的方法，其特征在于，在所述Ge層上生長GeSn層，包括： 利用分子束外延方式，在溫度為90 °C~100°C，基準壓力為3 X l(T1()t〇rr的生長環境下， 選取純度為99.9999 %的Ge和99.9999 %的Sn分別作為Ge源和Sn源，在所述Ge層上生長形成 40nm ~50nm 的 Geo. 99Sn〇. οι 材料； 在400~500°C溫度下注入P離子，注入時間為200s，注入劑量為1X1013~5X1013cm_ 2， 能量30keV，形成N型的所述Geo. 99Sn〇. οι材料。7. 如權利要求3所述的方法，其特征在于，在所述GeSn層上淀積柵介質層和柵極層，包 括： 采用原子層淀積的方法，在250 °C下，淀積厚度為3nm的Hf〇2柵介質層； 采用反應性濺射系統淀積厚度為1 l〇nm的TaN柵極層。8. 如權利要求3所述的方法，其特征在于，在器件表面離子注入形成所述PM0S器件的源 漏區，包括： 在異于所述柵極區的器件位置注入劑量為1 X 1〇15~5X 1015cnf2,能量為30keV的BF2+離 子，并在400°C下退火5分鐘后形成所述PM0S器件的源漏區。9. 如權利要求3所述的方法，其特征在于，利用應力施加裝置對所述PM0S器件施加機械 應力，最終形成所述帶隙改性Ge PM0S器件，包括： 將所述待施加機械應力的PM0S器件貼附在單軸張應力施加裝置的鋁箱載片上； 將所述鋁箱載片貼附并固定在所述單軸張應力機械施加裝置的底座上，由所述單軸張 應力施加裝置施加機械應力后最終形成所述帶隙改性Ge PM0S器件。10. -種帶隙改性Ge PM0S器件，其特征在于，依次包括Si襯底層、Ge薄膜層、Ge層、GeSn 層、Hf02柵介質層、TaN柵極層以及Ni (GeSn)源漏極層;其中，所述帶隙改性Ge PM0S器件由 權利要求3~9任一項所述的方法制備形成。
【文檔編號】H01L21/58GK106024632SQ201610349642
【公開日】2016年10月12日
【申請日】2016年5月24日
【發明人】任遠, 宋建軍, 楊旻昱, 宣榮喜, 胡輝勇, 張鶴鳴
【申請人】西安電子科技大學