檢測調試電路的制作方法
【技術領域】
[0001]本申請涉及一種集成電路設計中的檢測調試電路。更具體地說，本發明涉及對諸如具有串行接口的存儲器件之類的被測電路進行測試的檢測調試電路。
【背景技術】
[0002]目前，集成電路設計過程中的模擬仿真、測試驗證方法無法覆蓋整個集成電路內部所出現的問題。這種內部電路問題有可能體現在整個集成電路功能或性能測試中，現象基本相同。同時，集成電路內部所存在的具體問題，例如內部時鐘周期不準、基準電壓值漂移等也難以定位。因此，為了保證集成電路的質量和可靠性要求，提高測試效率，在設計時應考慮測試問題，設計易于測試調試的電路。
[0003]現有技術中，隨著現代集成電路規模越來越大。雖然設計過程中可測可調的關鍵信號越多，對產品問題的排查與定位也越容易，但是過多的測試端引出，不僅影響到原芯片端口的整體布局，也給后期制作測試板和封裝帶來了麻煩。

【發明內容】

[0004]因此，需要提供一種無需過多測試端口的檢測調試電路來對存儲器件的電路進行檢測和調試。由此，本發明提供了一種利用被測電路的串行接口控制寄存器組實現電路可測性的檢測調試電路。
[0005]該檢測調試電路包括:測試輸入控制端，與所述被測電路的串行接口連接；寄存器組，接收所述串行接口的輸入以進行賦值，和從所述測試輸入控制端接收控制信號，根據所述賦值數據和所述控制信號，控制所述被測電路進入測試模式；和測試輸出通道。其中在所述測試模式下，根據所述寄存器組的賦值，與被測信號相應的所述測試輸出通道開啟。
[0006]上述檢測調試電路與被測電路共用被測電路的串行接口，且不改變原電路結構或使原電路額外添加其他結構。
[0007]在上述檢測調試電路中，測試輸入控制端通過選通或關斷來控制寄存器組的狀態；寄存器組根據測試輸入控制端的選通狀態決定電路是否進入測試模式，并通過串行接口被重新配置，將被調試信號輸出給內部電路的調試端，完成調試，或將被檢測信號輸出至測試輸出通道；測試輸出通道通過寄存器組的控制信號開啟被檢測信號的輸出通道以輸出寄存器組模擬賦值時電路中需要檢測的信號。
[0008]為了方便問題的排查，需要通過寄存器對分析出問題的模塊的輸入調試端進行重新賦值，使輸出值或考察的電氣參數調回到預設的值來進行問題的分析，該過程即為寄存器組對被測電路中模擬模塊的賦值。在電源不掉電的情況下，通過將測試輸入控制端拉低關斷測試模式，使電路進入正常工作狀態，此時電路里問題模塊的輸入調試端的值已經變為新賦的值。
[0009]在一些實施方式中，當測試輸入控制端為關斷時，寄存器組輸出為上電默認值，串行接口執行正常指令進入工作狀態；當測試輸入控制端開通時，進入測試模式，串口電路的狀態機檢測到起始位后串行接口對寄存器組的調試位進行重新賦值，該調試位對模擬模塊的輸入調試端進行控制。調試位賦值后關斷測試模式進入正常工作狀態，此時根據寄存器的賦值對內部模擬電路的可調試部分進行調試或檢測。
[0010]在一些實施方式中，串行接口在測試輸入控制端選通及片選信號有效的條件下載入串碼，在串碼最后一位載入后，在下一個時鐘信號的上升沿將所有串碼寫入寄存器中對寄存器組進行賦值，以實現對內部電路的調試和檢測。
[0011 ] 在一些實施方式中，寄存器組在上電時設置初始值用于電路正常模式下內部模擬電路模塊的固定配置及關斷所有檢測通道。通過測試輸入控制端對寄存器組進行重新配置，可開啟測試模式，再對相應的測試路徑控制信號進行重新賦值，可開啟想要檢測的測試信號通路，監測信號的產生情況。
[0012]在一些實施方式中，檢測調試電路還可包括譯碼電路，譯碼電路與寄存器組和測試輸出通道連接，通過譯碼電路控制測試輸出通道的開啟與關斷。
[0013]在上述的實施方式中，可在多余的空腳封裝出電路的測試輸入控制端用于進入測試模式，可以保證上電正確完成，使芯片處于正確工作狀態，不會影響存儲器件的正常使用，降低了模擬電路的設計精度要求。
【附圖說明】
[0014]圖1是包含本發明一實施方式的檢測調試電路的結構框圖；
[0015]圖2是圖1所示檢測調試電路檢測被測電路的基準電壓的時序圖；
[0016]圖3是圖1所示檢測調試電路的測試輸出通道的一種實現方式的電路原理圖；
[0017]圖4是圖1所示檢測調試電路的測試輸出通道的另一種實現方式的電路原理圖。
【具體實施方式】
[0018]下面結合附圖對本發明的實施方式作進一步詳細的說明。
[0019]圖1是本發明一實施方式的檢測調試電路的結構框圖。該電路利用被測電路的串行接口控制寄存器組，從而能夠對被測電路進行檢測和調試。
[0020]如圖1所示，檢測調試電路包括測試輸入控制端2、寄存器組3和測試輸出通道4。其中，檢測調試電路還利用了被測電路的串行接口 I。寄存器組中寄存器的個數由被測電路中需要檢測或調試的信號個數來決定，可根據需要修改成任意數值。本實施例中的寄存器組3為32個寄存器連成的移位寄存器，配置為串行輸入并行輸出。
[0021]如圖1所示，被測電路的串行接口 I與檢測調試電路的寄存器組3連接，用于將外部輸入的數據輸入至寄存器組3中以對寄存器組3中的寄存器進行賦值。測試輸入控制端2與寄存器組3連接，通過該控制端2的選通或關斷信號來控制寄存器組3的狀態。寄存器組3可設置在被測電路的數字電路中。測試輸入控制端2根據外加信號控制為選通狀態(高電平)時，被測電路進入測試模式。進入測試模式后，被測電路中設計裕度的模塊可以被調整，需要進行測試的關鍵信號可以被輸出。
[0022]此外，寄存器組3可通過串行接口 I輸入的串碼重新配置，從而使被測信號輸出至測試輸出通道4。測試輸出通道4根據寄存器組3的控制信號開啟被測信號的輸出通道，以輸出寄存器組賦值時電路中需要檢測的信號。
[0023]如圖1所示，片選信號、時鐘信號和數據信號(即串碼)均輸入至數字電路中。串行接口 I在測試輸入控制端2選通及片選信號有效的條件下載入串碼以對寄存器組3賦值。當串行接口 I載入串碼最后一位時，在下一個時鐘信號的上升沿將所有串碼寫入寄存器組3中，控制寄存器組3的狀態。
[0024]當測試輸入控制端2關斷(低電平)時，寄存器組3輸出為上電默認值，串行接口I執行正常指令進入工作狀態。當測試輸入控制端2開通(高電平)時，進入測試模式，檢測到起始位后串行接口 I對寄存器組3進行重新賦值，賦值后關斷測試模式進入正常工作狀態，此時根據寄存器組3的賦值可以對內部模擬電路的可調試部分進行調試或檢測。
[0025]將輸出值或參數調回預設值的過程所需時間與寄存器組中寄存器的位數也即個數有關。本實施例中，該過程需要34個時鐘周期，包括串口時鐘采集到串行輸入的起始位的第一個時鐘周期，32個寄存器賦值需要的32個時鐘周期，以及最后將寄存器值發送給內部電路的一個時鐘周期。
[0026]通過串行接口 I的賦值，寄存器組3可以按照常規的方式對被測電路的內部模塊進行調試，也可以開啟被測信號的測試通道并將被測信號傳輸至測試輸出通道4。
[0027]圖2是根據本發明一實施例的檢測基準電壓的時序圖。
[0028]模擬電路模塊設計時關鍵部分留有一定的設計裕度。以模擬電路為例，包括電荷泵的電壓調節、電壓上升時間調節、靈敏放大器的預充電時間調節及靈敏放大器基準電流調節等。對于整個電路的檢測信號還可包括數字電路部分輸出的關鍵模式控制信號即控制讀寫擦的關鍵信號、測試電荷泵高壓、基準電壓、內部時鐘、存儲單元電流、參考存儲單元電流等關鍵?目號。
[0029]如圖2所示，以測試基準電壓Vref為例說明該檢測調試電路如何檢測信號值。在上電完成后，當測試輸入控制端2選通(高電平)且片選信號有效(高電平)時，電路進入測試模式。串口電路的狀態機檢測到起始位后串行接口 I開始對寄存器組3賦值。
[0030]根據寄存器位的定義，只有當控制是否檢測基準電壓的控制位TM_VREF為I時，測試基準電壓的測試通道才會開啟。對寄存器組3的賦值結束后，關斷測試輸入控制端即退出測試模式。被測電路進入正常工作狀態進行讀操作。基準電壓啟動后，就會從測試輸出端211輸出基