具有穿通通孔和金屬層的電連接的半導體裝置及層疊方法
【專利說明】具有穿通通孔和金屬層的電連接的半導體裝置及層疊方法
[0001]相關申請的交叉引用
[0002]本申請要求2014年12月8日提交給韓國知識產權局的申請號為10-的韓國專利申請的優先權，其全部內容通過引用合并于此。
技術領域
[0003]各種實施例總體而言涉及一種半導體裝置，更具體而言涉及一種具有通過穿通通孔和金屬層彼此電耦合的多個層疊芯片的半導體裝置。
【背景技術】
[0004]為了提高半導體裝置的集成度，已經提出3D半導體裝置。3D半導體裝置可以包括層疊和封裝為單個封裝體的多個芯片。3D半導體裝置在給定空間中通過垂直層疊兩個或更多個芯片實現最大集成度。
[0005]根據一些3D半導體裝置，多個相同類型的芯片被層疊且所述多個相同類型的芯片通過金屬線如電線彼此耦合。用這種方式，所述多個相同類型的芯片作為單個半導體裝置而操作。
[0006]一些3D半導體裝置可以實施通過用“通孔”穿透多個層疊芯片而電耦合所有多個層疊芯片的“穿通硅通孔”(TSV)。相比于利用引線結構通過邊緣引線來耦合多個芯片中的每個的半導體裝置，具有垂直穿透和有效耦合多個芯片中的每個芯片的TSV結構的半導體裝置有效地減小封裝體的體積。
[0007]—般地，每個TSV在多個層疊芯片中的每個中被形成在相對應的位置以與其他層疊芯片的位置相匹配。因此，當芯片被層疊時，所有層疊芯片應當彼此之間電耦合。然而，當需要改變部分層疊芯片的電連接時，層疊芯片的結構將需要被改變。這些改變引起成本的增加。目前，3D半導體裝置取決于所需功能和根據組成3D半導體裝置的電子器件而發展。例如，高帶寬半導體裝置通過在多個層疊芯片形成單個半導體裝置的同時允許所述多個層疊芯片用多個通道而彼此之間獨立操作來加寬裝置的帶寬。

【發明內容】

[0008]在一個實施例中，一種半導體裝置可以包括第一金屬層，所述第一金屬層包括第一單元焊盤。所述半導體裝置可以包括第二金屬層，所述第二金屬層包括第一和第二單元焊盤。所述半導體裝置可以包括第一穿通通孔，所述第一穿通通孔將第一金屬層的第一焊盤耦合至第一凸塊；以及第二穿通通孔，所述第二穿通通孔將第二金屬層的第一單元焊盤耦合至第二凸塊。第二金屬層的第二單元焊盤可以布置在從第二金屬層的第一單元焊盤起的第一方向，以及可以電耦合至第二金屬層的第一單元焊盤。
[0009]在一個實施例中，一種半導體裝置可以包括第一層疊芯片，所述第一層疊芯片包括:包括第一單元焊盤的第一金屬層和包括第一單元焊盤和第二單元焊盤的第二金屬層。所述半導體裝置可以包括第二層疊芯片，所述第二層疊芯片包括:包括第一單元焊盤的第一金屬層和包括第一單元焊盤和第二單元焊盤的第二金屬層。第一層疊芯片的第二金屬層的第二單元焊盤可以布置在從第一層疊芯片的第二金屬層的第一單元焊盤起的第一方向，且可以電耦合至第一層疊芯片的第二金屬層的第一單元焊盤。第二層疊芯片的第二金屬層的第二單元焊盤可以布置在從第二層疊芯片的第二金屬層的第一單元焊盤起的第一方向，且可以電耦合至第二層疊芯片的第二金屬層的第一單元焊盤。第二層疊芯片可以層疊于第一層疊芯片之上，且可以被配置為從第一層疊芯片的布置起沿第一方向移動預定距離。
【附圖說明】
[0010]圖1是說明代表根據實施例的半導體裝置的例子的示意圖。
[0011]圖2是說明表示根據實施例的多個層疊芯片之一的例子的示意圖。
[0012]圖3是說明表示根據實施例的多個層疊芯片之一的例子的示意圖。
[0013]圖4是說明表示具有如圖2所示的基底芯片和層疊芯片的層疊結構的半導體裝置的例子的示意圖。
[0014]圖5是說明表示具有如圖3所示的基底芯片和層疊芯片的層疊結構的半導體裝置的例子的示意圖。
[0015]圖6是說明表示根據實施例的多個層疊芯片之一的例子的示意圖。
[0016]圖7是說明表示具有如圖6所示的基底芯片和層疊芯片的層疊結構的半導體裝置的例子的示意圖。
[0017]圖8說明表示利用根據以上結合圖1-7所述的各種上述實施例的半導體裝置的系統的例子的框圖。
【具體實施方式】
[0018]在下文中，根據本發明的半導體裝置將參考附圖通過示例性實施例描述如下。
[0019]各種實施例可以提供一種半導體裝置及其層疊方法，所述半導體裝置能夠形成基底芯片和多個層疊芯片之中的預定層疊芯片之間的電連接。
[0020]參考圖1，根據實施例的半導體裝置I可以包括基底芯片110和多個層疊芯片120至150。基底芯片110可以電耦合至外部設備，諸如，例如但不限于控制器或主機。基底芯片110可以使外部設備和多個層疊芯片120至150之間中繼通信。多個層疊芯片120至150可以順序地層疊在基底芯片110之上。多個層疊芯片120至150和基底芯片110可以形成為單個封裝體以形成單個半導體裝置I。多個層疊芯片120至150可以包括分別形成在其中的多個穿通通孔121、131、141和151。多個穿通通孔121、131、141和151可以分別電耦合至多個凸球122、132、142和152。多個凸球122、132、142和152中的每個可以是微凸塊。多個金屬層123、133、143和153可以分別形成在多個層疊芯片120至150之上。
[0021]多個層疊芯片120至150中的一個或更多個可以充當和/或操作為用于增加半導體裝置I的帶寬的獨立通道的作用。例如，第一至第四層疊芯片120至150可以分別充當第一至第四通道。例如，第一和第二層疊芯片120和130可以充當第一通道，第三和第四層疊芯片140和150可以充當第二通道。通道可以是指例如能夠獨立地執行數據通信的路徑。相互分開的通道可以獨立地接收控制信號，諸如命令信號、芯片選擇信號和地址信號，以及可以共同地接收諸如數據或時鐘信號的信號。因此，多個層疊芯片120至150中的每個可以包括分開的命令總線和分開的地址總線，然而數據總線和時鐘總線可以由所有的多個層疊芯片120至150共享。由于通過多個穿通通孔121、131、141和151形成從基底芯片110至所有的多個層疊芯片120至150的電連接，因此可以形成共同耦合至所有的多個層疊芯片120至150的數據總線和時鐘總線。多個穿通通孔121、131、141和151分別形成在多個層疊芯片120至150中。然而，多個層疊芯片120至150中的每個可以獨立地接收控制信號，諸如命令信號、芯片選擇信號或地址信號。所有的多個層疊芯片120至150可以不是彼此之間都電耦合。例如，當第一至第四層疊芯片120至150可以分別形成第一至第四通道時，第一層疊芯片120可為了接收控制信號而電耦合至基底芯片110就足夠了。第二層疊芯片130可順序地電耦合至基底芯片110和第一層疊芯片120才足夠。以類似方式，第三層疊芯片140可順序地電耦合至基底芯片110、第一層疊芯片120、第二層疊芯片130和第四層疊芯片140才足夠。同樣，第四層疊芯片150可順序地電耦合至基底芯片110、第一層疊芯片120、第二層疊芯片130和第四層疊芯片140才足夠。多個層疊芯片120至150中的每個層疊芯片可以彼此相似，因此，在本文中討論的各種實施例的情況下，將基底芯片110和來自于多個層疊芯片120至150之一的特定芯片之間以單獨的方式電耦合雖然困難，但卻是有可能的。
[0022]圖2是說明根據實施例的表示多個層疊芯片(例如見圖4，層疊芯片31至35)中的一個(例如見圖4，層疊芯片31或35)的例子的示意圖。參考圖2，根據實施例的多個層疊芯片(例如31至35)中的層疊芯片200可以包括第一金屬層210和第二金屬層220。第一金屬層210可以包括第一單元焊盤211。圖2說明具有正方形形狀的第一單元焊盤211，雖然第一單元焊盤211不限于這個形狀并且可以是其他類型的形狀。例如，第一單元焊盤211可以具有圓形、橢圓形和矩形等形狀。第二金屬層220可以包括第一和第二單元焊盤221和222。第二單元焊盤222可以布置在從第一單元焊盤221起的第一方向，且可以電親合至第一單元焊盤221。第一方向可以是如圖2所示的X軸的X方向。如圖2所示，例如，第二單元焊盤222可以關于X軸位于第一單元焊盤221的右側。例如，第一和第二單元焊盤221和222可以一起形成。在一些實施例中，第一和第二單元焊盤221和222可以在布置上分開定位，同時在連接上彼此電耦合。以彼此之間電耦合的方式分開的第一和第二單元焊盤221和222可以形成基本上類似啞鈴的結構。第二單元焊盤222可以與第一單元焊盤221在形狀上基本相同。圖2說明具有正方形形狀的每個第一和第二單元焊盤221和222，但是第一和第二單元焊盤221和222不限于這些形狀且可以是其他類型的形狀。例如，第一和第二單元焊盤221和222中的每個可以具有圓形、橢圓形和矩形等形狀。第一和第二金屬層210和220可以形成在層疊芯片200之上或之下。第一和第二金屬層210和220的第一單元焊盤211和221可以電耦合至形成在層疊芯片200中的穿通通孔。在下文中，第一金屬層210可以代表包括單個單元焊盤的金屬層，第二金屬層220可以代表包括一對單元焊盤的金屬層。
[0023]層疊芯片200可以包括另一個第二金屬層230。第二金屬層230可以包括第一和第二單元焊盤231和232。第二單元焊盤232可以布置在從第一單元焊盤231起的第一方向，且可以耦合至第一單元焊盤231。例如，第一和第二金屬層210和220可以被提供為獨立地接收用于獨立地控制半導體裝置I中包括的多個層疊芯片120至150中的每個的控制信號，諸如命令信號、芯片選擇信號和地址信號，而第二金屬層230可以被提供為接收由所有的多個層疊芯片120至150共享的公共信號，諸如數據和時鐘信號。圖2說明具有正方形形狀的每個第一和第二單元焊盤231和232，雖然第一和第二單元焊盤231和222不限于這些形狀且可以是其他類型的形狀。例如，第一和第二單元焊盤231和232中的每個具有圓形、橢圓形和矩形等形狀。
[0024]圖3是說明表示具有層疊結構的半導體裝置3的例子的示意圖，所示層疊結構包括基底芯片30和層疊芯片31和35(如圖2所示的層疊芯片200)。參考圖3，第一和第二層疊芯片31和35可以基本彼此相同。例如，第一和第二層疊芯片31和35可以分別具有分別布置在相同或基本相同位置上的金屬層，以及分別布置在相同或基本相同位置上的穿通通孔和凸塊。第一層疊