基于cpld對多片視頻解碼器進行配置的視頻采集電路的制作方法
【技術領域】
[0001]本實用新型涉及一種視頻采集電路，具體是一種基于CPLD對多片視頻解碼器進行配置的視頻采集電路，屬于視頻采集處理技術領域。
【背景技術】
[0002]隨著多媒體技術的發展，數據量龐大成了視頻處理的一個突出問題；在圖像幀率及分辨率要求比較高的場合，僅用專用的視頻壓縮芯片或通用的高性能數字信號處理芯片(DSP)，均無法獲得令人滿意的效果。為此，人們提出了多種解決方案，其中比較有代表性的方案有兩種:一種是在中央控制器的調度下，兩片或多片視頻處理芯片并行對視頻數據進行處理。另一種是整個視頻處理系統由視頻采集子系統和視頻壓縮子系統共同完成視頻處理。
[0003]視頻采集子系統通常采用數字信號處理器為核心控制器進行設計，數字信號處理器通常具有高速的運算性能和豐富的外圍接口，非常適合視頻應用系統使用，通常的數據處理過程是:CCD攝像頭將光信號轉化為模擬視頻信號，視頻解碼器將模擬視頻信號轉換為PAL制的數字視頻信號，通過核心控制器(通常由數字信號處理器實現)將數字信號暫存到片外SRAM中，從而圖像壓縮子系統才能將暫存的視頻數據讀出并進行壓縮處理。
[0004]而在實際工程中往往還存在多路視頻輸入的應用需求，也即是一片核心控制器要控制多片視頻解碼器。
[0005]對于此類應用需求，現有技術中廣泛采用的技術方案及其缺陷是:
[0006](一 )在系統整體架構方面:
[0007]現有技術中，各個CCD攝像頭的輸出端分別與各個頻解碼芯片的模擬視頻信號輸入口相連接，各個視頻解碼芯片的數字視頻信號輸出口均與核心控制器的數據輸入口相連接，核心控制器的數據輸出口與外部存儲器的輸入口相連接。現有技術的以上技術方案存在以下明顯缺陷:(1)由于每一路視頻輸入都會占用核心控制器的一個數據輸入口，當輸入視頻路數較多時便會大大浪費核心控制器端口資源；⑵在核心控制器(例如由DSP芯片實現)軟件設計中，必須專門設計一個模塊用于實現:一片核心控制器帶多路視頻，即帶有多片解碼芯片的情況時，打開指定的一塊SAA7113H芯片，這又增加了核心控制器的軟件設計復雜度。
[0008]( 二 )在視頻解碼器配置方式設計方面:
[0009]由于系統具有多片視頻解碼器，廣泛采用的視頻解碼器SAA7113H芯片在上電后，芯片不是立即采集模擬視頻信號進行A/D轉換處理，輸出數字信號，它必須由前端控制器通過I2C串行總線對其內部寄存器進行初始化設置后，才能正常工作，因此也就必然面臨如何對多片視頻解碼器進行初始化的問題，現有技術中往往采用用于視頻信號處理的數字信號處理器軟件方式模擬I2C串行通訊的方式實現對視頻解碼器配置，或者采用外設的一塊專用單片機芯片來實現軟件方式模擬I2C串行通訊對視頻解碼器配置，現有技術中的這兩種方式都存在一個明顯的缺陷，當視頻解碼器芯片數量較大時，采用前述第一種方式時會浪費大量的核心控制器(數字信號處理器)的端口資源，采用前述第二種方式時，會使得配置用單片機端口數量難以滿足應用需求，總之均會導致控制器因為視頻解碼器數量增大而出現端口資源不足的技術缺陷，難以滿足多片視頻解碼器配置需求。
【實用新型內容】
[0010]針對現有技術存在的上述不足，本實用新型的目的是:怎樣提供一種節約視頻采集系統核心控制器端口資源，并且便于實現對多片視頻解碼器配置的多路視頻采集電路。[0011 ] 為了實現上述目的，本實用新型采用了以下的技術方案。
[0012]基于CPLD對多片視頻解碼器進行配置的視頻采集電路，其特征在于:包括單片機、CPLD控制器、N片視頻解碼芯片，數字信號處理器和數控選通模塊；所述視頻解碼芯片為SAA7113H芯片；數控選通模塊的輸入端口個數均為Μ個，其中Μ多N ;
[0013]所述Ν片視頻解碼芯片的模擬視頻信號輸入口 VIN與Ν個CCD攝像頭的輸出端分別對應相連接；
[0014]第1、2、3...Ν視頻解碼芯片的數字視頻信號輸出口 V0UT與數控選通模塊的第1、2,3...Ν輸入端對應連接；數控選通模塊的輸出端與數字信號處理器的數據輸入口 VP2相連接；數控選通模塊的數控選通端與單片機的輸出口相連接；數字信號處理器的數據輸出口與存儲器的輸入口相連接；
[0015]所述單片機通過SPI串行通信接口與CPLD控制器實現電連接:單片機的第一輸入輸出口與CPLD控制器的第一輸入輸出口相連接，連接線記為從設備數據輸入線SDI ;單片機的第二輸入輸出口與CPLD控制器的第二輸入輸出口相連接，連接線記為從設備數據輸出線SD0 ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為時鐘信號線SCLK ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為從設備使能信號線CS ;
[0016]Ν片視頻解碼芯片的時鐘端SCL均分別與CPLD控制器的Ν個輸入輸出口對應相連接，Ν片視頻解碼芯片的數據端SDA均分別與CPLD控制器的Ν個輸入輸出口相連接。
[0017]進一步的，所述CPLD控制器為EPM7032S芯片。
[0018]相比現有技術，本實用新型具有如下優點:
[0019](一 )本實用新型中，利用數控選通模塊和單片機相互配合對多路視頻輸入，也即是對多塊視頻解碼芯片的數字視頻信號輸出進行輪流選通，這樣雖然增加了單片機和數控選通模塊兩塊芯片，但是卻節約了核心控制器寶貴的端口資源，與現有技術中多塊視頻解碼芯片的數字視頻信號輸出全部由核心控制器接收并且通過在核心控制器軟件設計中添加專門的選擇函數模塊的技術方案相比，本實用新型具有節約視頻采集系統核心控制器端口資源，簡化核心控制器軟件設計，并且便于調試的優點。
[0020](二)本實用新型中，單片機和CPLD芯片之間采用SPI串行通信接口進行電連接，這既實現了單片機和CPLD之間的通信，又實現了較高的設計靈活性，CPLD芯片具有大量的輸入輸出口資源，通常具有至少36個輸入輸出口，由于單片機和CPLD之間為SPI串行通信連接，因此單片機能通過SPI串行數據傳輸實現對CPLD的輸入輸出端口的擴展利用，這就滿足了對多片視頻解碼器的配置端口資源需求。
【附圖說明】
[0021]圖1為本實用新型的電路結構圖；
【具體實施方式】
[0022]下面結合附圖和【具體實施方式】對本實用新型作進一步詳細說明。
[0023]如圖1所示，基于CPLD對多片視頻解碼器進行配置的視頻采集電路，可以分為系統基本架構和器件配置電路兩部分:
[0024](—)系統基本架構
[0025]系統基本架構包括N片視頻解碼芯片，數字信號處理器和數控選通模塊。視頻解碼芯片為SAA7113H芯片。
[0026]數字信號處理器作為視頻采集電路的核心控制器，具體可采用DM64，該型號DSP專門用于多媒體視音頻應用，具有高速的運算性能和豐富的外圍接口，例如多通道視頻口、以太網口等。
[0027]數控選通模塊可以采用FPGA芯片實現；在FPGA芯片內部數字邏輯設計數據位寬可調的多路數據選擇器即可實現，例如將其設計為8輸入的數據選擇器，則需要據有A、B和C三個二進制數控選通端，三位二進制信號可以選通8通道中的一個通道，連接該輸入端至輸出。
[0028]其中SAA7113H芯片和數字信號處理器作為采集視頻信號的主要器件，單片機和數控選通模塊為實現多路視頻分別選通的硬件基礎。
[0029]N片視頻解碼芯片的模擬視頻信號輸入口 VIN與N個CCD攝像頭的輸出端分別對應相連接，也即是每個CCD攝像頭的輸出信號分別送往一片視頻解碼芯片進行處理。
[0030]第1、2、3...N視頻解碼芯片的數字視頻信