一種低成本hart-fsk發送接收電路的制作方法
【技術領域】
[0001]本實用新型涉及工業現場儀表領域，特別是一種低成本HART-FSK發送接收電路。
【背景技術】
[0002]現場總線是當前自動檢測技術發展的熱點。通過現場總線，數字通信技術可以延伸到現場級儀表，給控制體系帶來一場革命。總線技術向全數字化發展已成為必然趨勢，為滿足從模擬到全數字的過渡，兼顧模擬和數字兩種通信方式的HART協議應運而生。在工業現場儀表的應用中，許多用戶要求現場儀表具有HART協議，以便現場生產操作。目前，HART協議的芯片價格都比較高，不利于提高產品的競爭力，在此情況下要求設計一款低成本的HART協議發送及接收器，提供低成本HART實現方案。

【發明內容】

[0003]本實用新型的目的在于提供一種低成本HART-FSK發送接收電路，以克服現有技術中存在的缺陷；本實用新型結構簡單，易于實現。
[0004]為實現上述目的，本實用新型的技術方案是:一種低成本HART-FSK發送接收電路，包括:一主控處理器、一輸出調制器濾波電路、一輸入解調器濾波比較電路、一電源電路以及一 HART總線電路；所述主控處理器分別與所述輸出調制器濾波電路以及所述輸入解調器濾波比較電路相連；所述輸出調制器濾波電路以及所述輸入解調器濾波比較電路分別與所述HART總線電路相連；所述電源電路分別與所述主控處理器、所述輸出調制器濾波電路以及所述輸入解調器濾波比較電路相連。
[0005]本實用新型一實施例中，所述主控處理器包括一 STM32L152。
[0006]本實用新型一實施例中，所述輸出調制器濾波電路包括一微控處理器；所述微控處理器的端分別經第一電容與一運放輸出端相連以及經第四電容接地；所述運放的反向輸入端與所述運放的輸出端相連；所述運放的正向輸入端分別經第一電阻與所述主控處理器相連以及經第二電阻接地；所述微控處理器的端以及端分別對應經第二電容以及第三電容接地；所述微控處理器的OUT端分別與第一二極管陽極以及所述HART總線電路TEST端相連；所述第一二極管陰極與第三電阻一端相連，并接地；所述第三電阻另一端與三極管發射極相連；所述三極管基極與所述微控處理器的BASE端相連；所述三極管集電極分別經第五電容一端以及第二二極管接入所述HART總線電路L00P+端；所述第五電容另一端與第三二極管陽極相連，并接入所述HART總線電路TEST端；所述第三二極管陰極與所述HART總線電路LOOP-端相連。
[0007]本實用新型一實施例中，所述輸入解調器濾波比較電路包括一比較器；所述比較器的輸出端經第四電阻的一端與所述主控處理器相連；所述第四電阻的另一端接所述電源電路的第一輸出端；所述比較器的反向輸入端分別與第六電容的一端以及第五電阻的一端相連；所述第六電容的另一端經第六電阻的一端以及第七電容接入第二二極管的陽極；所述第二二極管的陰極接入所述HART總線電路L00P+端；所述第五電阻的另一端分別與所述電源電路的第二輸出端以及第七電阻一端相連；所述第七電阻另一端分別與所述比較器的正向輸入端以及第八電阻的一端相連；所述第八電阻的另一端與所述比較器的輸出端相連。
[0008]在本實用新型一實施例中，所述電源電路包括一電源芯片電路；所述電源芯片電路Vout端作為所述電源電路的第一輸出端；所述電源芯片電路的Vout端經第九電阻與第四二極管的陰極相連，并作為所述電源電路的第二輸出端；所述第四二極管的陽極與第八電容一端相連，并接地；所述第八電容另一端與所述第四二極管的陰極相連。
[0009]相較于現有技術，本實用新型具有以下有益效果:本實用新型所提出的一種低成本HART-FSK發送接收電路，結構簡單，無需HART芯片，可完成HART通訊，有效地降低產品硬件成本，提高HART產品的競爭力。
【附圖說明】
[0010]圖1是本實用新型中一種低成本HART-FSK發送接收電路的電路原理圖。
[0011]圖2是本實用新型一實施例中一種低成本HART-FSK發送接收電路的電路圖。
【具體實施方式】
[0012]下面結合附圖，對本實用新型的技術方案進行具體說明。
[0013]本實用新型提供一種低成本HART-FSK發送接收電路，如圖1以及圖2所示，包括:一主控處理器、一輸出調制器濾波電路、一輸入解調器濾波比較電路、一電源電路以及一 HART總線電路；主控處理器分別與輸出調制器濾波電路以及輸入解調器濾波比較電路相連；輸出調制器濾波電路以及輸入解調器濾波比較電路分別與HART總線電路相連；電源電路分別與主控處理器、輸出調制器濾波電路以及輸入解調器濾波比較電路相連。
[0014]進一步的，在本實施例中，如圖2所示，主控處理器包括一 STM32L152。
[0015]進一步的，在本實施例中，如圖2所示，輸出調制器濾波電路包括一微控處理器；微控處理器的C2端分別經第一電容C46與一運放輸出端相連以及經第四電容C48接地；運放的反向輸入端與運放的輸出端相連；運放的正向輸入端分別經第一電阻R35與主控處理器相連以及經第二電阻R39接地；微控處理器的C3端以及C1端分別對應經第二電容C47以及第三電容C49接地；微控處理器的OUT端分別與第一二極管D15陽極以及HART總線電路TEST端相連；第一二極管D15陰極與第三電阻R36 —端相連，并接地；第三電阻R36另一端與三極管Q10發射極相連；三極管Q10基極與微控處理器的BASE端相連；三極管Q10集電極分別經第五電容C32 —端以及第二二極管D13接入HART總線電路L00P+端；第五電容C32另一端與第三二極管D14陽極相連，并接入HART總線電路TEST端；第三二極管D14陰極與HART總線電路LOOP-端相連。
[0016]進一步的，在本實施例中，如圖2所示，輸入解調器濾波比較電路包括一比較器U13A ;比較器U13A的輸出端經第四電阻R33的一端與主控處理器相連；第四電阻R33的另一端接電源電路的第一輸出端；比較器U13A的反向輸入端分別與第六電容C44的一端以及第五電阻R37的一端相連；第六電容C44的另一端經第六電阻R40的一端以及第七電容C45接入第二二極管的陽極；第二二極管的陰極接入HART總線電路L00P+端；第五電阻R37的另一端分別與電源電路的第二輸出端以及第七電阻R38 —端相連；第七電阻R38另一端分別與比較器