用于模數轉換器的基于雙比較器的誤差校正方案的制作方法
【技術領域】
[0001]本申請主要涉及模數轉換器。更為具體地，本公開涉及用于模數轉換器的基于雙比較器的誤差校正方案。
【背景技術】
[0002]模數轉換器(ADC)將模擬輸入信號轉換為數字表示。許多ADC使用逐次逼近寄存器(SAR)技術進行操作。SAR ADC將模擬輸入電壓與數模轉換器(DAC)生成的各種參考電壓電平連續比較。例如，在第一時鐘周期期間，與最高有效位(MSB)相關的第一位判定基于模擬輸入電壓是否大于一半參考電壓來進行。在下一個時鐘周期期間，與第二最高有效位(MSB-1)相關的另一位判定基于模擬輸入電壓是否大于參考電壓的四分之一或四分之三來進行。轉換過程相應地繼續并且DAC的輸出逐次收斂到模擬輸入電壓，同時在每個時鐘周期期間估計一位。
[0003]一些SAR ADC使用具有電容器陣列的電荷再分配技術。存儲在電容器上的電荷被鍵控以執行從模擬域到數字域的轉換。一些SAR ADC還包括連接到電阻器網絡的最低有效位(LSB)電容器。沿電阻器網絡的各種抽頭點(tap point)被耦接至LSB電容器以生成附加位判定。
[0004]因為SAR ADC通常包括電容器和電阻器，基于參考電壓生成的電壓在能夠進行位判定之前花一些時間來穩定。因此ADC的穩定時間能夠不利地影響其性能。另外，SAR ADC常常固定輸入電壓并連續改變參考電壓，這能夠導致誤差。許多SAR ADC使用冗余電容器方法用于誤差校正，但目前還沒有辦法知道針對給定輸入比較器進行關鍵判定的點(并因此沒有辦法知道針對給定輸入在什么位置應用冗余電容器)。

【發明內容】

[0005]本公開提供用于模數轉換器的基于雙比較器的誤差校正方案。
[0006]在第一示例中，一種方法包括:在模數轉換器(ADC)的相同二進制算法迭代期間，米樣第一比較器的第一輸出電壓和第二比較器的第二輸出電壓。該方法還包括識別第一輸出電壓的第一極性和第二輸出電壓的第二極性。該方法還包括如果第一極性等于第二極性，則插入至少一個冗余電容器以用于ADC的下一次二進制算法迭代。
[0007]在第二示例中，一種ADC包括第一比較器、第二比較器和判定定時比較邏輯單元。在ADC的相同二進制算法迭代期間，第一比較器經配置以輸出第一輸出電壓以及第二比較器經配置以輸出第二輸出電壓。該判定定時比較邏輯單元經配置以識別第一輸出電壓的第一極性和第二輸出電壓的第二極性，并且，如果第一極性等于第二極性，則插入至少一個冗余電容器以用于ADC的下一次二進制算法迭代。
[0008]在第三示例中，一種非臨時性計算機可讀介質包括計算機程序。計算機程序包括計算機可讀程序代碼，該計算機可讀程序代碼用于在ADC的相同二進制算法迭代期間采樣第一比較器的第一輸出電壓和第二比較器的第二輸出電壓。該計算機程序還包括用于識別第一輸出電壓的第一極性和第二輸出電壓的第二極性的計算機可讀程序代碼。該計算機程序還包括用于以下操作的計算機可讀程序代碼:如果第一極性等于第二極性，則插入至少一個冗余電容器以用于ADC的下一次二進制算法迭代。
[0009]根據下列附圖、描述以及權利要求，其他技術特征對于本領域的技術人員來說可以是明顯的。
【附圖說明】
[0010]為了更全面理解本公開及其優點，現結合附圖參考下列描述，其中:
[0011]圖1示出一個示例性模數轉換器(ADC);
[0012]圖2示出可以根據本公開的一個實施例實施下極板采樣(bottom-platesampling)或上極板采樣(top-plate sampling)的示例性 ADC;
[0013]圖3不出根據本公開的一個實施例的不例性電壓極性輸出表；
[0014]圖4示出根據本公開的一個實施例的圖2的ADC的【具體實施方式】；
[0015]圖5示出可以根據本公開的一個實施例實施下極板采樣或上極板采樣的帶有偏置(offset)的示例性ADC ；
[0016]圖6示出根據本公開的一個實施例的模擬浮柵晶體管的示例性電路；以及
[0017]圖7示出根據本公開的一個實施例用于驅動ADC的示例過程。
【具體實施方式】
[0018]下文僅通過示例的方式討論圖1到圖7以及用于描述本專利申請文件中的本發明的原理的各種示例，并且不應當以任何方式解釋為限制本發明的范圍。本領域的技術人員應當理解，本發明的原理可以以任何合適方式實施并在合適布置的任何類型的裝置或系統中實施。
[0019]圖1示出一種示例性模數轉換器(ADC) 2。如圖1所示，ADC 2包括各種開關4a_4b和電容器5a_5b。電容器和開關的數量能夠改變以實現給定應用期望的任何一種數字轉換分辨率水平。在操作時，開關4a-4b閉合并斷開至Vin和Vip。開關4a-4b也被連接至參考電壓VMf。
[0020]這里的模數轉換過程是多步驟的過程。使用開關4a_4b和逐次逼近寄存器(SAR)邏輯件6確定上階位(upper order bit)。在第一轉換步驟期間，最大電容器經由其對應的開關連接至參考電壓VMf，參考電壓Vref對應于ADC 2的全量程范圍。最大電容器與剩余電容器形成電容器分壓器，所述剩余電容器連接到地并累積具有與最大電容器的電容等效的電容。因此，二分之一的VMf被疊加在比較器8的反相輸入端，該反相輸入端已經有-V ^的電壓。因此，比較器8的反相端子上的電壓是_Vin+VMf/2。
[0021]滿VMf電壓范圍(也被稱為“最高有效位電壓”)的中點(V ref/2)是最高有效位在“O”與“ I ”之間變化的電壓。也就是說，如果Vin小于V ref/2,則最高有效位是“O”。如果Vin大于VMf/2，則最高有效位是“I”。比較器8的反相輸入端具有電壓-Vin+VMf/2，并且比較器8的非反相輸入端具有等于地的電壓。因此，如果Vin大于V Mf/2，則比較器8的輸出為“1”，并且如果Vin小于V m/2，則輸出為“O”。比較器8的輸出狀態由SAR邏輯件6采集并存儲為最高有效位。就這一點而言，已知輸入電壓Vin在滿VMf電壓范圍的下半部分中還是在滿Vref電壓范圍的上半部分中。
[0022]為確定下一個最高有效位，下一個開關由SAR邏輯件6控制以將VMf連接到下一個電容器。如果用于最高有效位的第一轉換步驟確定最高有效位是“0”，則下一個開關反轉接地。否則，下一個開關連接到VMf。如果來自第一步驟的最高有效位是“1”，則比較器8的反相輸入端等于_Vin+3/4(VMf)。如果來自第一步驟的最高有效位是“0”，則比較器8的反相輸入端等于_Vin+l/4 (Vref)。
[0023]換句話說，比較器8的反相輸入端上的節點電壓被強制為被確定包含Vin的任何一個電壓范圍(上半部分或下半部分)的中點電壓。比較器8的輸出指示上半Vin/下半Vin的一半(其四分點)處于什么位置。例如，如果第一步驟產生的最高有效位是“0”，則得知Vin在地與VMf/2之間。在第二周期中，地與Vref/2的范圍(已知Vin駐留的其中)被中點電壓(V&/4)分成兩個相等的部分，并且Vin再次與新的中點電壓比較。如果Vin低于新的中點電壓，則下一個最高有效位是“O”；否則下一個最高有效位是“I”。此過程針對每個后續電容器繼續，直到確定所有的位。
[0024]注意，上述操作已經針對在電容器的上極板上采樣輸入信號(如圖1所示)的情況描述。然而，本領域的技術人員將理解，當在電容器的下極板上采樣將要被轉換的輸入信號(也稱為下極板采樣)時，能夠使用類似方法用于確定位。
[0025]圖2示出可以根據本公開的一個實施例實施下極板采樣或上極板采樣的示例性ADC 10。ADC 10能夠具有任何期望的位數。例如，ADClO可以是12位轉換器，意味著模擬輸入電壓被轉換為12位輸出數字表示。不同于12位的其他數字表示也是可能的。
[0026]ADC 10是SAR級ADC并包括兩個數模轉換器(DAC) 12a_12b、共模(CM)電壓14、前置放大器(PREAMP，前置放大器)16、可編程控制模塊19a-19d、兩個比較器(CMP) 20a_20b以及判定定時比較(decis1n timing comparison, DTC)邏輯單元 22。DAC 12a_12b 可以包含電容器的上極板采樣或下極板采樣功能。
[0027]比較器20a_20b經配置以比較DAC 12a生成的電壓和DAC 12b生成的電壓。比較器20a-20b中的每個在轉換過程期間每次按順序生成一個輸出位。每個比較器20a-20b經進一步配置以輸出電壓，其中該輸出電壓包括極性。
[0028]本公開的各種實施例認識并考慮到，在SAR ADC中存在比較器判定誤差。例如，當到比較器8的輸入彼此非常接近并且比較器8無法分辨電壓差時，能夠發生這些誤差。