本實用新型涉及通訊設備的檢測設備技術領域，更具體涉及一種載頻單元時鐘分配電路。

背景技術：

載頻單元(含3G載頻單元或者4G載頻單元)的主控時鐘是由多種頻率組成。在對載頻單元進行返修時需要對載頻單元的主控時鐘使用頻率計進行檢測。由于主控時鐘的頻率的種類較多，因此需要將頻率計的測試接頭轉接到載頻單元的不同接口進行檢測。這就造成了一定的操作繁瑣的問題；同時，反復拔插檢測接頭也會造成檢測插頭的損壞或者因為檢測插頭差錯而導致出現誤判的結果，同時傳統的人工拔插檢測接頭對載頻單元的主控時鐘進行頻率檢測的檢測效率不高。

技術實現要素：

本實用新型的目的在于公開一種載頻單元時鐘分配電路，用以提高對載頻單元的主控時鐘頻率的檢測效率，防止由于操作失誤而導致的誤判結果，并防止由于檢測接頭反復拔插所導致接口的損壞。

為實現上述目的，本實用新型提供了一種載頻單元時鐘分配電路，包括：由第一差動電路接收器D400及第一總線緩沖器D7所組成的參考時鐘輸入選擇電路，與參考時鐘輸入選擇電路連接的反相器D3，由第一模擬多路復用器D1及第二模擬多路復用器D4所組成的時鐘輸出選擇電路，以及由第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2所組成的時鐘輸出控制電路；載頻單元所發出的多路時鐘信號分別通過時鐘輸出控制電路與第一模擬多路復用器D1及第二模擬多路復用器D4的輸入管腳連接，所述反相器D3分別與第一模擬多路復用器D1及第二模擬多路復用器D4的使能信號輸入管腳E連接，由參考時鐘輸入選擇電路所輸出的兩路控制信號，經過反相器D3做反相處理后，由第一模擬多路復用器D1或者第二模擬多路復用器D4擇一地通過輸出信號線路FC_IN輸出時鐘信號。

作為本實用新型的進一步改進，所述輸出信號線路FC_IN耦合連接第二總線緩沖器D10。

作為本實用新型的進一步改進，所述第一差動電路接收器D400、第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2為單COMS差動線路接收器。

作為本實用新型的進一步改進，所述第一差動電路接收器D400、第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2為四路單COMS差動線路接收器。

與現有技術相比，本實用新型的有益效果是：通過本實用新型，顯著的提高了對載頻單元的主控時鐘頻率的檢測效率，有效防止了由于操作失誤而導致的誤判結果，并可防止由于檢測接頭反復拔插所導致接口的損壞。

附圖說明

圖1是本實用新型載頻單元時鐘分配電路的拓撲圖；

圖2為由第一差動電路接收器D400與第一總線緩沖器D7所組成的參考時鐘輸入選擇電路的電路圖；

圖3為圖1中反相器D3的電路圖；

圖4為第一模擬多路復用器D1與第二模擬多路復用器D4及第二總線緩沖器所組成的時鐘輸出選擇電路的電路圖；

圖5為由第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2所組成的時鐘輸出控制電路的電路圖。

具體實施方式

下面結合附圖所示的各實施方式對本實用新型進行詳細說明，但應當說明的是，這些實施方式并非對本實用新型的限制，本領域普通技術人員根據這些實施方式所作的功能、方法、或者結構上的等效變換或替代，均屬于本實用新型的保護范圍之內。

請參圖1至圖5所示出的本實用新型載頻單元時鐘分配電路的一種具體實施方式。在本實施方式中，載頻單元時鐘分配電路，包括：由第一差動電路接收器D400及第一總線緩沖器D7所組成的參考時鐘輸入選擇電路，與參考時鐘輸入選擇電路連接的反相器D3，由第一模擬多路復用器D1及第二模擬多路復用器D4所組成的時鐘輸出選擇電路，以及由第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2所組成的時鐘輸出控制電路；載頻單元所發出的多路時鐘信號分別通過時鐘輸出控制電路與第一模擬多路復用器D1及第二模擬多路復用器D4的輸入管腳連接，所述反相器D3分別與第一模擬多路復用器D1及第二模擬多路復用器D4的使能信號輸入管腳E連接，由參考時鐘輸入選擇電路所輸出的兩路控制信號，經過反相器D3做反相處理后，由第一模擬多路復用器D1或者第二模擬多路復用器D4擇一地通過輸出信號線路FC_IN輸出時鐘信號。優選的，如圖4所示，該輸出信號線路FC_IN耦合連接第二總線緩沖器D10。其中，第一差動電路接收器D400、第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2為單COMS差動線路接收器；進一步的，所述第一差動電路接收器D400、第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2為四路單COMS差動線路接收器。

在本實施方式中，所有電路或者元器件均集成于PCB。參圖4所示，載頻單元具有9路時鐘信號，即MEAS CLOCK0～MEAS CLOCK8；其中，MEAS CLOCK0～MEAS CLOCK7分別與第一模擬多路復用器D1的輸入管腳IN0～IN7連接，MEAS CLOCK7與第二模擬多路復用器D4的輸入管腳IN0連接。第一模擬多路復用器D1與第二模擬多路復用器D4均為74HC4051芯片，第一模擬多路復用器D1的輸出管腳S0、輸出管腳S1、輸出管腳S2，以及第二模擬多路復用器D4的輸出管腳S0、輸出管腳S1、輸出管腳S2耦合連接，并形成時鐘信號輸出選擇線路IN_SEL_A、時鐘信號輸出選擇線路IN_SEL_B、時鐘信號輸出選擇線路IN_SEL_C。第一模擬多路復用器D1的使能信號由IN_SEL_D來控制。第一模擬多路復用器D1的輸出管腳OUT與第二模擬多路復用器D4的輸出管腳OUT耦合連接至輸出信號線路FC_IN連接至頻率計，以進行載頻單元的時鐘信號經過分配后進行時鐘頻率的測量。第一模擬多路復用器D1的使能信號輸出管腳E與第二模擬多路復用器D4的使能信號輸出管腳E相互獨立。

參圖2所示，由脈沖發生器模擬的2Mhz的E1信號及GPS產生的10Mhz的時鐘參考信號通過參考時鐘輸入選擇電路來確定輸出參考信號。具體的，在本實施方式中，該參考時鐘輸入選擇電路包括芯片DS90LV018A、74LV125A組成，并支持差分信號。

時鐘參考信號輸入第一差動電路接收器D400后輸出控制信號OUT_CH_A及輸出控制信號OUT_CH_B。第一總線緩沖器D7控制上述控制信號OUT_CH_A及輸出控制信號OUT_CH_B，并根據上述兩種輸出控制信號電平的高低變化，以決定由哪一路進行輸出控制信號的輸出。

輸出控制信號OUT_CH_A及輸出控制信號OUT_CH_B經過反相器D3得到反相信號IN_SEL_D_INV，并將該反相信號IN_SEL_D_INV輸入至第二模擬多路復用器D4的使能信號輸入管腳E，而第二模擬多路復用器D4的使能信號由反相器D3的由OUT3管腳所輸出的反相信號IN_SEL_D_INV進行提供并控制使能信號的輸入，第一模擬多路復用器D1的使能信號由IN_SEL_D進行控制。

當IN_SEL_D呈低電平時，IN_SEL_D_INV呈高電平，第一模擬多路復用器D1工作，而第二模擬多路復用器D4不工作；反之，當IN_SEL_D呈高電平時，IN_SEL_D_INV呈低電平，第一模擬多路復用器D1不工作，而第二模擬多路復用器D4工作。因此，第一模擬多路復用器D1與第二模擬多路復用器D4在同一時刻確保只有一個模擬多路復用器處于工作狀態。載頻單元所輸出的9路時鐘信號(MEAS CLOCK0～MEAS CLOCK8)分別計入第一模擬多路復用器D1與第二模擬多路復用器D4的輸入管腳，從而形成“多路時鐘信號輸入-一路時鐘信號輸出”，并最終由輸出信號線路FC_IN輸出時鐘信號，并通過頻率計對載頻單元的時鐘信號的頻率進行檢測。其中可通過第一模擬多路復用器D1所形成的時鐘信號輸出選擇線路IN_SEL_A、時鐘信號輸出選擇線路IN_SEL_B、時鐘信號輸出選擇線路IN_SEL_C及時鐘信號輸出選擇線路IN_SEL_D的電平信號，以對載頻單元中主控時鐘的時鐘頻率進行檢測。

具體的，載頻單元所輸出的9路時鐘信號與時鐘信號輸出選擇線路的關系如下表一所示。

表一

其中，當輸出控制信號OUT_CH_A呈低電平而輸出控制信號OUT_CH_B處于高電平時，輸出10Mhz的參考時鐘頻率；當輸出控制信號OUT_CH_A呈高電平而輸出控制信號OUT_CH_B處于低電平時，輸出2Mhz的參考時鐘頻率。

輸出控制信號OUT_CH_A及輸出控制信號OUT_CH_B經過反相器D3進行反相處理后，最終輸出至被檢測設備(即載頻單元)，從而檢測被檢測設備的時鐘信號接收狀況是否良好及正常。

由于時鐘信號MEAS CLOCK0～MEAS CLOCK8均為差分信號，因此在本實施方式中，可通過時鐘輸出控制電路中的第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2作信號轉換處理。其中第二差動電路接收器D603、第三差動電路接收器D602及第四差動電路接收器D2中包括芯片DS90LV018A。

通過本實用新型，顯著的提高了對載頻單元的主控時鐘頻率的檢測效率，有效防止了由于操作失誤而導致的誤判結果，并可防止由于檢測接頭反復拔插所導致接口的損壞。

上文所列出的一系列的詳細說明僅僅是針對本實用新型的可行性實施方式的具體說明，它們并非用以限制本實用新型的保護范圍，凡未脫離本實用新型技藝精神所作的等效實施方式或變更均應包含在本實用新型的保護范圍之內。

此外，應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。