專利名稱：基于脈沖耦合的硅納米線cmos神經元電路的制作方法
技術領域：
本發明涉及納米神經元電路技術領域，尤其涉及一種基于脈沖耦合的硅納米線 CMOS神經元電路。
背景技術：
在過去的30多年中，集成電路技術遵循Moore定律發展，傳統平面CMOS晶體管從 微米尺度向納米尺度不斷等比例縮小，目前基于45nm柵長平面CMOS晶體管的CPU芯片已 經商品化。然而，平面CMOS器件等比例縮小導致開關性能下降、功耗密度提高。低成本、低 功耗、高集成度仍在繼續驅動CMOS器件的納米化進程。納米CMOS晶體管從平面結構向立 體納米線結構發展已經成為一種趨勢。基于SOI的鰭形柵硅納米線晶體管(FinFET)表現 出優良的柵控能力，已經接近CMOS理想的開關性能。硅納米線CMOS反相器表現出寬的低壓噪聲容限和優良的瞬態響應特性。國際半 導體技術路線圖(ITRS 2007)會議曾預測2010年硅納米線晶體管將取代傳統平面CMOS 晶體管。硅納米線CMOS晶體管也存在潛在的缺點，如驅動電流較小，總的驅動電流取決于 平行的硅納米線數目等。納米電子器件尺寸的縮小將不可避免地帶來器件性能波動，器件 可靠性的降低，神經網絡容錯設計理念十分適合構架硅納米線晶體管電路。神經元電路可 僅與附近神經元電路發生局部聯系，能夠自適應耦合調整信息傳遞，十分適合于硅納米線 CMOS器件低電流驅動、低功耗和魯棒性特點。神經元是構成神經網絡系統的結構和功能的基本單位。在生物學上，神經元由一 個細胞胞體和一些連接到相鄰細胞的樹突和軸突組成。通常樹突接受刺激信號，并向胞體 傳送，經胞體整合后從軸突傳出。一個神經元的軸突與另一個神經元的樹突以突觸的方式 相互連接。組成神經系統的生物神經元具有如下特性神經元工作于興奮和抑制兩種狀態， 超過神經元細胞膜靜止電位閾值點就處于興奮狀態，否則處于抑制狀態；具有多輸入單輸 出的特點，每個神經元對周圍其他神經元輸入信號的特定組合的反應通過其軸突上許多分 枝以電脈沖形式傳輸到突觸上，而這些電脈沖是以相同的模式被分布在不同的突觸上，一 個神經元在它的某個突觸上接收到的信號與其他許多神經元接收到的是一樣的；突觸部分 的連接強度可以調節。基于以上特征的生物神經元是一個復雜的結構，該結構負責接受數百個激勵性和 抑制性輸入脈沖信號。這些輸入脈沖在“隱蔽求和”過程中被賦予以不同的加權系數(平 均的)之后再進行求和。如果求和的值比門限值高，那么神經元自身就會生成一個動作脈 沖，該脈沖稍后被輸入到相鄰的神經單元中。動作脈沖作為特征神經電信號，是神經元在靜 息電位基礎上，受到刺激后膜電位所發生的快速翻轉和復原過程。神經單元在起始脈沖之 后會沉寂一段時間，稱為不應期。不應期為輸出脈沖頻率設定了軟上限。動作脈沖的大小 形態并不受刺激信號強度影響，具有“全或無”的閾值現象，能無衰減性傳導。動作脈沖是 神經元興奮和活動的標志，是神經信息編碼的基本單元，在極為復雜的神經系統網絡中，是 信息賴以產生、編碼、傳輸、加工和整合的載體。
神經元對信息的處理加工是神經元集群共同完成的，因此神經元集群的運動模式 對信息的傳遞是非常重要的。一個神經元不能完成對連續峰放電的時間編碼，而神經元集 群能以同步的方式反映共同的突觸流。耦合神經元系統的同步問題是其信息處理的關鍵。 時滯普遍存在生態系統中，正是時滯的出現增加了神經元間的同步作用。通過時滯自適應 地降低系統速度，兩弱耦合的神經元調節初始狀態，達到最優耦合強度并取得同步。不同的 連接形式對耦合同步有著不同的作用，鏈式連接需要的耦合強度最大，其次是環式連接，而 全局耦合需要最小的耦合強度就可實現完全同步。在Hopfield網絡中使用“Hebb規則”來 調節神經元之間的連接權重，如果兩個單元具有相同的輸出，它們之間的相互連接權重被 激勵；如果它們具有相反的輸出，則權重被削弱。在不斷地調節各個單元的輸出之后，網絡 所揭示的是單元活動的穩定聯系。最終它將有效地從某些僅僅與其存儲的“記憶”接近的 信息中恢復出該記憶。神經網絡的初始連接是由遺傳機制控制的，神經元不可避免在時間 延遲和處理過程中不斷變化，幾乎可以肯定生物的進化就建立在這些改變和時間延遲上， 并從中獲益。真實神經元不可避免地存在時間延遲和處理過程的不斷優化。而以基于誤差反向 傳播算法(Back Propagation, BP)的人工神經網絡利用生物神經元有限屬性簡化模型構 建，忽略了神經元具有的延遲特性、非線性耦合調制特性等，因此，它們與實際神經網絡差 距很大，處理信息之前要經過樣本學習或訓練的處理過程。盡管存在種種局限性，但是它們 仍顯示出驚人的完成任務能力。整個領域內充滿了新觀點。隨著生物神經學的發展，作為 第三代神經網絡的一個重要分支，一種被稱為脈沖耦合神經網絡(Pulse Coupled Neural Network, PCNN)的人工神經網絡的研究正在逐漸升溫。PCNN模型直接來自于20世紀90年 代Eckhorn等對貓的視覺皮層神經細胞研究，是模擬視覺神經細胞脈沖發放而得到的人工 神經元模型。該模型利用了神經元特有的線性相加、非線性相與調制耦合兩種特性，考慮了 生物電傳輸的時延特性和指數衰減特性，考慮了相鄰連接神經元同步脈沖發放現象；還有 內部活動項的偏執一項，當神經元處于抑制狀態時，內部活動平衡態的一種等效表示。PCNN 為單層模型神經網絡，不需要訓練過程即可實現模式識別、圖像分割、目標分類等，因此非 常適合實時圖像處理環境。Eckhorn描述的PCNN模型的工作過程是這樣的如果神經元有 脈沖輸出，則其動態門限突然增加，這樣因為門限增大使得第二次不可能產生脈沖輸出，于 是門限又開始衰減，當門限值衰減到小于其內部活動項值時，脈沖又再次產生，如此周而復 始。PCNN將圖像的二維空間變量轉化為一維時間脈沖序列。神經元的個數等于輸入 圖像中像素點的個數，神經元與像素點一一對應，像素點的亮度值越大，則該神經元的點火 頻率就越高。亮度值大的像素點對應神經元先點火，發放出脈沖，通過脈沖的傳播，使得對 應像素點亮度值相似且空間相鄰的神經元發放出同步脈沖。相似的多個神經元對應著圖像 中相同的區域，從而利用PCNN集群發放同步脈沖串序列傳播特性實現圖像區分識別。PCNN 中相似輸入的神經元具有同時發生脈沖的特性，可以彌補輸入數據的空間不連貫和幅度上 的微小變化，從而較完整地保留了圖像的區域信息，這對于圖像分割無疑是非常有利的。然 而將PCNN的網絡模型應用于圖像分割中，仍然有很多不利之處，如網絡系數難以確定、脈 沖門限處理復雜以及迭代次數無法確定等缺點，尤其是模型中的脈沖門限值是按指數規律 衰減的，這種變化規律雖然符合人眼對亮度強度響應的非線性特性，但計算機處理時，需要將時間劃分為離散的時間段，而時間段的劃分不僅直接影響處理速度和分割效果。PCNN的 神經元模型還需改進和優化。PCNN有它的生物學依據，與傳統的人工神經網絡相比有許多的不同點，是對高級 哺乳動物視覺的仿生.在圖像處理應用中，PCNN為單層模型神經網絡，不需要訓練過程即 可實現模式識別、圖像分割、目標分類。PCNN在圖像處理應用中具有優勢是與其生物學背景 相一致的，同時作為生物視覺這一復雜系統的仿生，目前對它的研究還停留在應用探索階 段。

發明內容
有鑒于此，為了能夠提供適合于硅納米線CMOS晶體管工作的電路，本發明提出了 基于脈沖耦合神經網絡(PCNN)模型的硅納米線CMOS晶體管神經元電路。生物神經元靜息時細胞膜是極化的，相當于細胞膜電容處于充電狀態。當受到刺 激以后，Na+離子通道開放，使細胞膜去極化，產生動作脈沖，相當于軸突電容放電。Na+離子 的內流會增強K+離子外流的驅動力，形成復極化，這相當于去極化過程產生反饋，抑制局 部觸發電位，使細胞膜電容向充電方向變化，恢復極化狀態。根據以上電學仿生分析，可以 用并聯的電容和硅納米線CMOS晶體管模仿生物神經元細胞膜電學功能，將輸入信號進行 積分求和；用帶有反饋回路的硅納米線CMOS反相器結構模仿Na+、K+離子擴散形成的閾值 動作脈沖。既然生物神經元的輸出脈沖序列是由神經元膜上一系列離子通道的開關和信號 傳遞、反饋所產生的，那么神經元電路可以設計為奇數級CMOS反相器串聯的反饋回路結 構，并將某一級反相器的電源端作為刺激信號輸入端，來模仿神經元細胞體生成脈沖串功 能。輸入電壓越高，電路電容的充放電時間越短，輸出脈沖的頻率越高。這正對應了生物神 經元接受的刺激信號越強，神經元越興奮，動作脈沖放電頻率就越高。脈沖耦合硅納米線CMOS晶體管神經元電路利用閉合回路中的延遲反饋作用產生 脈沖，并利用輸入刺激信號電壓來調制輸出脈沖頻率。互聯神經元間通過脈沖信號耦合可 以實現自適應同步，提高耦合強度，實現神經元集群共同完成信息處理。為達到上述目的，本發明提供的一種基于脈沖耦合的硅納米線CMOS神經元電路， 其特征在于，包括一樹突電路，該樹突電路由一組并聯的P型硅納米線MOS晶體管與一 N型硅納米 線MOS晶體管通過漏端節點相串聯而構成硅納米線CMOS電路，輸入脈沖電壓信號；一積分求和器，該積分求和器由一電容Cs構成，該電容(^與樹突電路中的P型與 N型硅納米線MOS晶體管的漏端節點相連接，積累加權電流形成觸發電壓信號；一脈沖發生電路，該脈沖發生電路由偶數個串聯的CMOS反相器與樹突CMOS電路 形成反饋回路，產生脈沖序列串輸出，輸出脈沖序列串的頻率受到輸入信號的調制。上述方案中，所述樹突電路中一組并聯的P型硅納米線MOS晶體管與串聯的一 N 型硅納米線MOS晶體管的硅納米線數量之比為電流加權比例。該樹突CMOS電路1中的并 行通道具有不同的開啟電壓，可根據開啟的通道數量實現電流的加權分配和求和。上述方案中，所述樹突電路中由并聯的P型硅納米線MOS晶體管的源端節點作為 脈沖信號的并行輸入端。
上述方案中，所述脈沖發生電路的反饋回路由輸出端與樹突電路中P型與N型納 米線MOS晶體管的柵極相連接。上述方案中，所述脈沖發生電路的CMOS反相器包括硅納米線CMOS晶體管Tp2和 Tn2、…Tpk 禾口 Tnk O本發明的有益效果是1、該脈沖耦合神經元電路的輸入端可加載電壓脈沖，樹突CMOS電路的并行通道 具有不同的開啟電壓，可根據開啟的通道數量實現電流的加權分配和求和，為模式自動識 別提供了硬件途徑。2、該脈沖耦合神經元電路的輸出是以頻率可調的脈沖序列串作為信息載體，突破 了傳統0與1的二值數字式信息描述，可用于具有魯棒性的模糊處理系統。3、脈沖耦合神經元電路具有環路反饋結構，能夠利用電路延遲實現脈沖輸出和神 經元間的自適應耦合。3、脈沖耦合神經元電路的積分求和器可以提供穩定的點火閾值，可提高運算速度 和系統信號的穩定性。4、脈沖耦合神經元電路不需訓練，通過輸入信號電壓來調制輸出脈沖頻率，就可 自適應地調節神經元間的耦合權重。5、脈沖耦合神經元電路可用于圖像信息處理，空間圖像信號可以轉化為一維時間 脈沖序列，便于信息分類、檢索和識別。


圖1為脈沖耦合的硅納米線CMOS神經元電路圖；圖2為硅納米線CMOS反相器版圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照 附圖，對本發明進一步詳細說明。圖1所示的脈沖耦合的硅納米線CMOS神經元電路，該電路由樹突電路1、積分求和 器2和脈沖發生電路3三部分依次連接構成，具體包括一樹突電路1，該樹突電路1由一組并聯的P型硅納米線MOS晶體管Tpll. . . Tplffl與 一 N型硅納米線MOS晶體管Tnl通過漏端節點相串聯而構成硅納米線CMOS電路，輸入脈沖 電壓信號；一積分求和器2，該積分求和器2由一電容Cs構成，該電容C ￡與樹突電路中的P 型硅納米線MOS晶體管Tpll. . . Tplffl與N型硅納米線MOS晶體管Tnl的漏端節點相連接，積累 加權電流形成觸發電壓信號V ；一脈沖發生電路3，該脈沖發生電路3由偶數個串聯的CMOS反相器，包括硅納米 線CMOS晶體管Tp2和L、…Tpk和Tnk，與樹突CMOS電路形成構成反饋回路，產生脈沖序列 串輸出V。，輸出脈沖序列串的頻率受到并行輸入信號VpV2. . . Vffl的調制。其中所述的樹突電路1中，由并聯的P型硅納米線MOS晶體管的源端節點作為脈 沖信號VpV2-^vmW并行輸入端。
其中所述的樹突電路1，一組并聯的P型硅納米線MOS晶體管與串聯的一 N型硅納 米線MOS晶體管的硅納米線數量之比為電流加權比例。樹突CMOS電路1的并行通道具有 不同的開啟電壓，可根據開啟的通道數量實現電流的加權分配和求和，為模式自動識別提 供了硬件途徑。脈沖耦合神經元電路不需訓練，通過輸入信號電壓來調制輸出脈沖頻率，就 可自適應地調節神經元間的耦合權重。其中所述脈沖發生電路3的反饋回路，由輸出端與樹突電路1中并聯的P型硅納 米線MOS晶體管Tpll. . . Tplffl與一 N型硅納米線MOS晶體管Tnl的柵極相連接。圖2所示為硅納米線CMOS反相器版圖，是構成神經元電路的基本電路單元。硅納 米線CMOS反相器版圖設計基于N型SOI材料作為襯底，由P溝道硅納米線晶體管和P阱內 N溝道硅納米線晶體管組成。參閱脈沖耦合的硅納米線CMOS神經元電路圖1和反相器版圖2，一組并行輸入振 蕩脈沖電壓信號VpV^Vm攜帶一定的頻率信息，加載到樹突CMOS電路1中一組并聯的P型 硅納米線MOS晶體管Tpll. . . Tplffl的源端，Tpll. . . Tplffl具有不同數量的納米線作為電流并行通 道，樹突CMOS電路1的具有不同的開啟電壓，可根據開啟的通道數量實現電流的加權分配 和求和。加權求和電流匯聚到積分求和器2中，形成求和電壓VΣ。求和電SVs作用于脈沖 發生電路3上，達到其點火閾值后，反饋環產生頻率依賴于輸入電壓強度的脈沖序列串。并 行輸入電壓脈沖強度越高，輸出脈沖序列串發放頻率就越高。發放脈沖的形狀和頻率還依 賴于反饋回路電容和反相器級數所帶來的延遲，電容和反相器級數越小，脈沖上升沿越陡， 該神經元電路系統輸出脈沖序列串的發放頻率越高。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，并不用于限制本發明，凡 在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保 護范圍之內。
權利要求
一種基于脈沖耦合的硅納米線CMOS神經元電路，其特征在于，包括一樹突電路(1)，該樹突電路由一組并聯的P型硅納米線MOS晶體管Tp11...Tp1m與一N型硅納米線MOS晶體管Tn1通過漏端節點相串聯而構成，輸入信號為脈沖電壓信號V1、V2...Vm；一積分求和器(2)，該積分求和器由一電容C∑構成，該電容C∑與樹突電路(1)中的P型硅納米線MOS晶體管Tp11...Tp1m與N型硅納米線MOS晶體管Tn1的漏端節點相連接，積累加權電流形成觸發電壓信號V∑；一脈沖發生電路(3)，該脈沖發生電路由偶數個串聯的CMOS反相器與樹突CMOS電路形成反饋回路，產生脈沖序列串輸出Vo，輸出脈沖序列串的頻率受到輸入信號V1、V2...Vm的調制。
2.根據權利要求1所述的基于脈沖耦合的硅納米線CMOS神經元電路，其特征在于，所 述樹突電路(1)中一組并聯的P型硅納米線MOS晶體管與串聯的一 N型硅納米線MOS晶體 管的硅納米線數量之比為電流加權比例。
3.據權利要求1所述的基于脈沖耦合的硅納米線CMOS神經元電路，其特征在于，所述 樹突電路(1)中由并聯的P型硅納米線MOS晶體管的源端節點作為脈沖信號的并行輸入 端。
4.根據權利要求1所述的基于脈沖耦合的硅納米線CMOS神經元電路，其特征在于，所 述脈沖發生電路(3)的反饋回路由輸出端與樹突電路中P型及N型納米線MOS晶體管的柵 極相連接。
5.根據權利要求1所述的基于脈沖耦合的硅納米線CMOS神經元電路，其特征在于，所 述脈沖發生電路的CMOS反相器包括硅納米線CMOS晶體管Tp2和L、…Tpk和Tnk。
全文摘要
本發明公開了一種基于脈沖耦合的硅納米線CMOS神經元電路，該電路由樹突電路、積分求和器和脈沖發生電路三部分依次連接構成。該脈沖耦合神經元電路的特點是輸出和輸入均為脈沖序列串，該電路的器件均為硅納米線CMOS晶體管。樹突電路由一組并聯的P型納米線MOS晶體管與一N型納米線MOS晶體管通過漏端節點相串聯而構成CMOS電路，P型納米線MOS晶體管的源端輸入脈沖電壓信號；積分求和器由一電容C∑構成，該電容與樹突電路中的P型與N型納米線MOS晶體管的漏端節點相連接，積累加權電流形成觸發電壓信號；脈沖發生電路由偶數個串聯的CMOS反相器與樹突CMOS電路形成反饋回路，產生脈沖序列串輸出，輸出脈沖序列串的頻率受到輸入電壓脈沖信號的調制。
文檔編號H03K19/094GK101997538SQ20091009140
公開日2011年3月30日 申請日期2009年8月19日 優先權日2009年8月19日
發明者張嚴波, 楊富華, 楊香, 熊瑩, 王穎, 趙凱, 韓偉華 申請人:中國科學院半導體研究所