專利名稱：自動傳輸線脈沖系統的制作方法
技術領域：
本發明有關半導體元件的電氣特性的測量。詳言之，本發明系有關測量半導體元件的靜電放電ESD特性的系統及方法。
背景技術：
半導體集成電路(IC)一般而言皆容易受到靜電放電(ESD)的影響而可能遭破壞或損毀。
所謂的ESD是指在短瞬間因電流(正或負極性)的放電而使大量電流流入IC的現象。此種大電流的發生有許多原因，例如是因人體或機器所導致，分別稱為人體模式(HBM)與機器模式(MM)。IC在制造、運送或處理時特別容易受到HBM及MM的影響。
以互補式金氧半(CMOS)制程來備制的習知ESD防護元件通常包括某些型式的ESD防護元件，例如NMOS/PMOS晶體管、硅控整流器(SCR)、厚層氧化物元件(FOD)及寄生式垂直/橫向接面晶體管(BJT)等。這些ESD防護元件在ESD發生時，可通過由ESD檢測電路將部分ESD脈沖的能量耦合至ESD防護元件的閘極或基極來予以開啟。圖1A、1B所示為使用閘極或基極驅動技術的習知ESD防護電路結構的電路圖，是具有ESD防護元件與ESD檢測電路的電路結構的范例。
圖1A為使用閘極驅動技術的習知ESD防護電路10的電路圖。請參閱圖1A，電路10包括一個墊片12、一個ESD檢測電路14、一個作為ESD防護元件的NMOS晶體管16、以及IC(未標號)之內部電路18。作為ESD防護元件的晶體管16包括閘極16-2、汲極16-4、源極16-6與基極16-8。閘極16-2連接至ESD檢測電路14。汲極16-4連接在墊片12與內部電路18之間。源極16-6與基極16-8則連接至地電位或參考電壓VSS。當有正極性ESD出現在墊片12時，ESD脈沖的部分能量由ESD檢測電路14耦合至閘極16-2。作為ESD防護元件的晶體管16于是開啟而將ESD電流由墊片12排放至VSS電源端。
圖1B為使用基極觸發技術的習知ESD防護電路結構20的電路圖。請參閱圖1B，電路結構20包括一個墊片22、ESD檢測電路24、作為ESD防護元件的NMOS晶體管26、以及IC(未標號)的內部電路28。ESD防護元件26包括閘極26-2、汲極26-4、源極26-6與基極26-8。閘極26-2與源極26-6連接至地電位或VSS。基極26-8連接至ESD檢測電路24。汲極26-4則連接在墊片22與內部電路28之間。當有正極性ESD脈沖出現在墊片22時，ESD檢測電路24將部份ESD脈沖的能量耦合至基極26-8。ESD防護元件26中的寄生式橫向npn雙載子晶體管30便開啟以將ESD電流由墊片22排放至VSS電源端。
在設計IC之ESD防護電路結構時，此電路結構的ESD防護元件的ESD特性最好能在ESD防護元件制作前先予以測量或測試。ESD防護元件的ESD特性通常以其對ESD脈沖的響應來表現。例如，本行技藝中已知若ESD防護元件的二次崩潰電流較高，則能耐受較大的ESD電流。諸如二次崩潰電流的ESD特性可利用傳輸線(TLP)技術來加以測量。TLP技術提供與ESD電流相同時間長短與相同電流等級的方波脈沖。
然而，習知測試系統以TLP技術來進行測量時通常測量兩個端點。因此，舉例而言若測量ESD防護元件如金氧半(MOS)晶體管的汲極與源極，則閘極與基極便和源極連接在一起。由于閘極與基極的ESD特性在設計ESD防護電路結構時相當重要，因此希望能有可測量ESD防護元件的至少三個端點的系統及方法，以獲得更多有關ESD防護元件的ESD特性的信息。

發明內容
因此，本發明的目的在于提供一種ESD防護系統及方法的自動傳輸線脈沖系統來克服習知技術的種種缺失及限制。
下文的實施例將針對部分本發明的目的及優點予以描述，而另一部分的目的及優點則可隨本說明書之描述或本發明的實施而得以了解。利用權利要求書中所特別界定出的元件與方法，可實施并達成本發明的種種目的及優點。
為達成上述的優點，依據實施例及說明書中所廣義描述的發明目的，本發明提供一種測量半導體元件的靜電放電(ESD)特性的系統，包括至少一個產生ESD級脈沖的脈沖產生器；半導體元件的第一端點用以接收來自該至少一個脈沖產生器的第一ESD級脈沖；半導體元件的第二端點用以相對于第一端點接地；半導體元件的至少一個第三端點用以接收來自該至少一個脈沖產生器的第二ESD級脈沖；以及一個資料收集器用以收集半導體元件的ESD特性。
本發明亦提供一種測量多端點元件的靜電放電(ESD)特性的系統，包括一個第一脈沖產生器用以提供第一ESD級脈沖；一個第二脈沖產生器用以提供第二ESD級脈沖；多端點元件的第一端點連接至第一脈沖產生器以接收第一ESD級脈沖；多端點元件的第二端點相對于第一端點接地；多端點組元件的第三端點連接至第二脈沖產生器以接收第二ESD級脈沖；以及一個檢測器用以檢測多端點元件的漏電流，其中當檢測器檢測出多端點元件有不正常漏電流時決定該多端點元件的ESD特性。
本發明亦提供一種測量半導體元件的靜電放電(ESD)特性的方法，包括提供至少一個脈沖產生器來產生ESD級脈沖；確定半導體元件的第一端點；確定半導體元件的第二端點；確定半導體元件的第三端點；提供一個第一ESD級脈沖至半導體元件的第一或第二端點，未接受到第一ESD級脈沖的另一端點則相對接地；以及提供一個第二ESD級脈沖至半導體元件的至少該第三端點。
本發明亦提供一種靜電放電(ESD)測試方法，包括提供一個多端點元件；產生至少一個ESD級脈沖；將該至少一個ESD級脈沖的第一ESD級脈沖提供至多端點元件的第一或第二端點，未接受到第一ESD級脈沖之另一端點則相對接地；將該至少一個ESD級脈沖的第二ESD級脈沖提供至多端點元件的至少一個第三端點；于第一與第二ESD級脈沖作用下收集多端點元件的ESD特性；以及檢測多端點元件是否有不正常漏電流。
本發明的有益效果在于提供了可測量靜電放電ESD防護元件的至少三個端點的系統和方法，以獲得更多有關ESD防護元件的ESD特性資料。
本說明書如前所揭的一般描述以及下文的詳細說明皆僅為例示、解說性質，其用意在于進一步描述本發明。


圖1A為使用閘極驅動技術的習知靜電放電(ESD)防護電路結構的電路圖；
圖1B為使用基極驅動技術的習知ESD防護電路結構的電路圖；圖2為本發明實施例之用以測量半導體元件之ESD特性的系統示意圖；圖3為本發明另一實施例之用以測量半導體元件的ESD特性的系統示意圖；以及圖4為本發明實施例的方法流程圖。
具體實施例方式
本發明的實施例將參閱附圖作做詳細說明。圖中相同或類似的元件盡可能以相同的標號予以表示。
圖2為本發明實施例之用以測量半導體元件60的ESD特性的系統50的示意圖。請參閱圖2，系統50包括半導體元件60與至少一個脈沖產生器70。半導體元件60為多端點元件，其至少包括第一端點62、第二端點64與第三端點66。在一實施例中，半導體元件60包括金氧半(MOS)晶體管、硅控整流器(SCR)、低電壓觸發之SCR或LVTSCR、厚層氧化物元件(FOD)或雙載子接面晶體管(BJT)。脈沖產生器70產生模擬ESD的信號。舉例而言，脈沖產生器70產生與ESD電流或電壓的發生時間、持續期間及強度相同的方波信號。在一實施例中，脈沖產生器70所產生的ESD級脈沖其時間寬度約為2納秒(ns)至500納秒。
脈沖產生器70詳言之可利用傳輸線脈沖(TLP)產生器來實施。TLP產生器系由Intel公司T.J.Maloney與N.Khurana在1985年ESD研討會中所發表，其論文標為「傳輸線脈沖技術之電路模型」(Transmission Line Pulsing Techniquesfor Circuit Modeling)。
在一實施例中，脈沖產生器70包括一個TLP產生器(圖中未示)以及一個偏壓源(圖中未示)。TLP產生器提供第一ESD級脈沖至半導體元件60的第一端點62或第二端點64，而未接受第一ESD級脈沖的第一端點62或第二端點64則相對接地。偏壓源提供第二ESD級脈沖至半導體元件60的第三端點66。在半導體元件60為MOS晶體管的實施例中，第一端點62與第二端點64分別是MOS晶體管的汲極與源極，而第三端點66則為MOS晶體管的閘極或基極。在半導體元件60為SCR或LVTSCR的實施例中，第一端點62與第二端點64分別是SCR或LVTSCR的陽極與陰極，而第三端點66則為SCR或LVTSCR的基極或半導體井區。在半導體元件60為BJT或FOD的實施例中，第一端點62與第二端點64分別是BJT或FOD的集極與射極，而第三端點66則為BJT或FOD的基極。
在本發明的另一實施例中，偏壓源提供第二ESD級脈沖至半導體元件60的第三與第四端點。在ESD防護元件為MOS晶體管的實施例中，第二ESD級脈沖系施加至MOS晶體管的閘極與基極。在ESD防護元件為SCR或LVTSCR的實施例中，第二ESD級脈沖系施加至SCR或LVTSCR的基極與半導體井區。
在又一實施例中，偏壓源提供第二ESD級脈沖至半導體元件60的第五端。在ESD防護元件為LVTSCR的實施例中，第二ESD級脈沖系施加至LVTSCR的寄生MOS晶體管的閘極。
圖3為本發明另一實施例的用以測量半導體元件60的ESD特性的系統90的示意方塊圖。請參閱圖3，系統90包括半導體元件60、開關元件92、脈沖產生器70、檢測量94、資料收集器96與計算機98。
在一實施例中，開關元件92為一開關陣列，可切換半導體元件60對檢測器94及脈沖產生器的連接。檢測器94包括電子分析儀(圖中未示)，例如惠普公司的HP4155分析儀。當開關元件92將檢測器94電連接至半導體元件60時，檢測器94提供一個信號，例如是直流(DC)信號，至半導體元件60，以檢測半導體元件60是否有漏電流。若檢測器94檢測出有漏電流，半導體元件60即被判定為損毀。若未檢測出有漏電流，則將半導體元件60的連接切換至脈沖產生器70以進行后續的測量。
資料收集器96，例如為示波器，收集有關半導體元件60的ESD特性的電壓及電流資料。計算機98則協調脈沖產生器70、資料收集器96與檢測器94之間的作業。在圖3所示的實施例中，資料收集器96系電連接至半導體元件60。而在另一實施例中，資料收集器96則電連接至半導體元件60與開關元件92之間。
本發明因此亦提供一種測量半導體元件60的ESD特性的方法。請參閱圖2，提供脈沖產生器70來產生ESD級脈沖。將第一ESD級脈沖提供至半導體元件60的第一端點62或第二端點64，而未接受第一ESD級脈沖的第一端點62或第二端點64則相對接地。將第二ESD級脈沖提供至半導體元件60的第三端點。在一實施例中，系將第二ESD級脈沖提供至半導體元件60的至少第三或第四端點。在另一實施例中，則將第二ESD級脈沖提供至半導體元件60的第五端點。
圖4為本發明實施例的方法流程圖。請參閱圖4，在步驟100，提供一個具有至少第一端點、第二端點與第三端點的半導體元件60。接著在步驟102中檢測半導體元件60以確定是否有漏電流。如果檢測出漏電流，即判定半導體元件60已損毀，本方法的流程到此結果。
然而若檢測不到漏電流，則在步驟104產生ESD級脈沖。第一ESD級脈沖在步驟106施加至半導體元件60的第一端點或第二端點，未接受第一ESD級脈沖的第一端點或第二端點則相對接地，而第二ESD級脈沖則施加至半導體元件60的至少第三端點。在一實施例中，第一與第二ESD級脈沖由TLP脈沖產生器所產生。在另一實施例中，第一ESD級脈沖由TLP脈沖產生器來產生，而第二ESD級脈沖則由偏壓源來產生。另依據本發明的實施例，在步驟106，將第一ESD級脈沖施加至第一或第二端點之前可先將第二ESD級脈沖施加至第三端點，以協助判斷半導體元件60的工作點。在又一實施例中，在步驟106，系大約同時將第二ESD級脈沖施加至第三端點，以及將第一ESD級脈沖施加至第一或第二端點。
接著在步驟108收集在ESD級脈沖的作用下，半導體元件60的電壓、電流等ESD特性。然后在步驟110檢測半導體元件60以確定是否有漏電流。若檢測出漏電流，本方法的流程便到此為止。若檢測不到漏電流，則于步驟112增加至少第一或第二ESD級脈沖的強度。于是在后續的測量中，所產生的ESD級脈沖位準會較高。步驟104、106、108及112會重復進行以測量半導體元件60的ESD特性，直到檢測出漏電流為止。
熟悉本行人士可了解在不脫離本發明的范圍及精神下，能對本說明書所揭示的實施例做種種修改與變化。本行人士經由參閱本說明書與實施例，亦可了解本發明尚有其它的實施例。本說明書及其中之實施例僅為范例性質。本發明的實際范圍與精神由權利要求書予以界定。
權利要求
1.一種測量半導體元件的靜電放電ESD特性的系統，包括至少一個產生ESD級脈沖的脈沖產生器；半導體元件的第一端點用以接收來自該至少一個脈沖產生器的第一ESD級脈沖；半導體元件的第二端點用以相對于第一端點接地；半導體元件的至少一個第三端點用以接收來自該至少一個脈沖產生器的第二ESD級脈沖；以及一個資料收集器用以收集半導體元件的ESD特性。
2.如權利要求1所述的系統，其特征在于其中的半導體元件包括金氧半MOS晶體管、硅控整流器SCR、低電壓觸發的SCR或LVTSCR、厚層氧化物元件FOD或雙載子接面晶體BJT。
3.如權利要求1所述的系統，其特征在于該至少一個脈沖產生器包括一個傳輸線脈沖TLP產生器來產生該等ESD級脈沖。
4.如權利要求1所述的系統，其特征在于該至少一個脈沖產生器包括一個傳輸線路脈沖TLP產生器來產生第一ESD級脈沖。
5.如權利要求1所述的系統，其特征在于該至少一個脈沖產生器包括一個偏壓源來產生第二ESD級脈沖。
6.如權利要求2所述的系統，其特征在于MOS晶體管包括一個源極或汲極來接收第一ESD級脈沖，未接受到第一ESD級脈沖之另一極則相對接地，以及至少一個閘極或基極來接收第二ESD級脈沖。
7.如權利要求2所述的系統，其特征在于SCR或LVTSCR包括一個陽極或陰極來接收第一ESD級脈沖，未接受到第一ESD級脈沖的另一極則相對接地，以及至少一個基極或半導體井區來接收第二ESD級脈沖。
8.如權利要求2所述的系統，其特征在于LVTSCR包括一個閘極來接收第二ESD級脈沖。
9.如權利要求2所述的系統，其特征在于FOD或BJT包括一個射極或集極來接收第一ESD級脈沖，未接受到第一ESD級脈沖的另一極則相對接地，以及一個基極來接收第二ESD級脈沖。
10.如權利要求1所述的系統，其特征在于另包括一個檢測器來檢測半導體元件之漏電流。
11.如權利要求10所述的系統，其特征在于另包括一個連接到該至少一個脈沖產生器與檢測器的開關元件以于該至少一個脈沖產生器與檢測器之間做連接的切換。
12.一種測量多端點元件的靜電放電ESD特性的系統，其特征在于包括一個第一脈沖產生器用以提供第一ESD級脈沖；一個第二脈沖產生器用以提供第二ESD級脈沖；多端點元件的第一端點連接至第一脈沖產生器以接收第一ESD級脈沖；多端點元件的第二端點相對于第一端點接地；多端點元件的第三端點連接至第二脈沖產生器以接收第二ESD級脈沖；以及一個檢測器用以檢測多端點元件的漏電流，其中當檢測器檢測出多端點元件有不正常漏電流時決定該多端點元件的ESD特性。
13.如權利要求12所述的系統，其特征在于第一及第二脈沖產生器包括一個傳輸線脈沖TLP產生器來產生第一及第二ESD級脈沖。
14.如權利要求12所述的系統，其特征在于第一脈沖產生器包括一個TLP產生器來產生第一ESD級脈沖。
15.如權利要求12所述的系統，其特征在于第二脈沖產生器包括一個偏壓源來產生第二ESD級脈沖。
16.如權利要求12所述的系統，其特征在于另包括一個連接至第一、第二脈沖產生器與檢測器的開關元件以切換多端點元件對第一、第二脈沖產生器與檢測器的連接。
17.如權利要求12所述的系統，其特征在于多端點元件包括金氧半MOS晶體管、硅控整流器SCR、低電壓觸發之SCR或LVTSCR、厚層氧化物組件FOD或雙載子接面晶體管BJT。
18.一種測量半導體元件的靜電放電ESD特性的方法，其特征在于包括提供至少一個脈沖產生器來產生ESD級脈沖；確定半導體元件的第一端點；確定半導體元件的第二端點；確定半導體元件的第三端點；提供一個第一ESD級脈沖至半導體元件的第一或第二端點，未接受到第一ESD級脈沖的另一端點則相對接地；以及提供一個第二ESD級脈沖至半導體元件的至少該第三端點。
19.如權利要求18所述的方法，其特征在于另包括提供一個傳輸線脈沖TLP產生器來產生第一與第二ESD級脈沖。
20.如權利要求18所述的方法，其特征在于另包括提供一個TLP產生器來產生第一ESD級脈沖。
21.如權利要求18所述的方法，其特征在于另包括提供一個偏壓源來產生第二ESD級脈沖。
22.如權利要求18所述的方法，其特征在于另包括提供金氧半MOS晶體管、硅控整流器SCR、低電壓觸發的SCR或LVTSCR、厚層氧化物組件FOD或雙載子接面晶體管BJT來作為該半導體元件。
23.如權利要求22所述的方法，其特征在于另包括提供第一ESD級脈沖至MOS晶體管的源極或汲極，未接受到第一ESD級脈沖的另一極則相對接地，以及提供第二ESD級脈沖至MOS晶體管的閘極或基極的至少其中之一。
24.如權利要求22所述的方法，其特征在于另包括提供第一ESD級脈沖至SCR的陽極或陰極，未接受到第一ESD級脈沖的另一極則相對接地，以及提供第二ESD級脈沖至SCR的基極或半導體井區的至少其中之一。
25.如權利要求22所述的方法，其特征在于另包括提供第一ESD級脈沖至LVTSCR陽極或陰極，未接受到第一ESD級脈沖的另一極則相對接地，以及提供第二ESD級脈沖至LVTSCR的基極或半導體井區的至少其中之一。
26.如權利要求22所述的方法，其特征在于另包括提供第一ESD級脈沖至FOD的射極或集極，未接受到第一ESD級脈沖的另一極則相對接地，以及提供第二ESD級脈沖至FOD的基極。
27.如權利要求22所述的方法，其特征在于另包括提供第一ESD級脈沖至BJT的射極或集極，未接受到第一ESD級脈沖的另一極則相對接地，以及提供第二ESD級脈沖至BJT的基極。
28.如權利要求18所述的方法，其特征在于另包括提供一個資料收集器來收集有關半導體元件的ESD特性的資料。
29.如權利要求18所述的方法，其特征在于另包括提供一個檢測器來檢測半導體元件的漏電流。
30.如權利要求29所述的方法，其特征在于另包括提供一個連接至該至少一個脈沖產生器與檢測器的開關元件以切換半導體元件對該至少一個脈沖產生器與檢測器的連接。
31.一種靜電放電ESD測試方法，其特征在于包括提供一個多端點元件；產生至少一個ESD級脈沖；將該至少一個ESD級脈沖的第一ESD級脈沖提供至多端點元件的第一或第二端點，未接受到第一ESD級脈沖的另一端點則相對接地；將該至少一個ESD級脈沖的第二ESD級脈沖提供至多端點元件的至少一個第三端點；于第一與第二ESD級脈沖作用下收集多端點元件的ESD特性；以及檢測多端點元件是否有不正常漏電流。
32.如權利要求31所述的方法，其特征在于另包括提供金氧半MOS晶體管、硅控整流器SCR、低電壓觸發的SCR或LVTSCR、厚層氧化物組件FOD或雙載子接面晶體管BJD來作為多端點元件。
33.如權利要求31所述的方法，其特征在于另包括在將第一ESD級脈沖提供至第一或第二端點之前，先將第二ESD級脈沖提供至該至少一個第三端點。
34.如權利要求31所述的方法，其特征在于另包括在提供第一或第二ESD級脈沖之前，先檢測多端點元件是否有不正常漏電流。
35.如權利要求34所述的方法，其特征在于另包括以一個傳輸線脈沖TLP產生器來產生第一與第二ESD級脈沖。
全文摘要
本發明提供一種測量半導體元件的靜電放電(ESD)特性的自動傳輸線脈沖系統，包括至少一個產生ESD級脈沖的脈沖產生器；半導體元件的第一端點用以接收來自該至少一個脈沖產生器的第一ESD級脈沖；半導體元件的第二端點用以相對于第一端點接地；半導體元件的至少一個第三端點用以接收來自該至少一個脈沖產生器的第二ESD級脈沖；以及一個資料收集器用以收集半導體元件的ESD特性。以獲得更多的有關ESD防護元件的ESD特性資料。
文檔編號G01R31/26GK1601292SQ200410062870
公開日2005年3月30日 申請日期2004年7月2日 優先權日2003年8月8日
發明者柯明道, 張智毅, 侯春麟 申請人:財團法人工業技術研究院