專利名稱：用于上電復位和欠壓鎖定方案的系統與方法
技術領域：
本發明一般地涉及集成電路。更具體地說，本發明提供了一種用于上電復位(POR)和欠壓鎖定(UVLO)方案的系統與方法。僅僅作為示例，本發明被描述為應用于電子電源系統，但是應當認識到本發明具有更廣泛的應用范圍。
背景技術：
上電復位(POR)與欠壓鎖定(UVLO)電路具有很寬的應用范圍。例如。在電子系統中在加電和斷電的轉換期間，電源電壓(通常是幾伏到幾十伏的量級)經常進入無效狀態。在初始化或加電階段期間(這常常在電子系統的供電電壓被接通時發生)，供電電壓從零上升到操作中的供電電壓。操作中的供電電壓通常在與源阻抗或源電流相關聯的范圍內。在供電電壓從零上升到操作中的供電電壓的過程期間，供電電壓小于某個最小電壓，其中電子系統被設計成在該最小電壓處正常運行。因此，通常希望防止電子系統在供電電壓小于該最小電壓時的任何操作。一般而言，當供電電壓小于閾值電壓(常常是最小電壓)時，電子系統應當處于復位模式。當電子系統處于復位模式時，電子系統的組件通常處于它們的已明確定義的初始狀態，準備好在電子系統啟動之后正常運行。
為了確保電子系統正常初始化，常常使用電壓檢測電路產生輸出信號，以指示供電電壓是否已經達到閾值或最小電壓電平。電壓檢測電路的輸出信號因而被用于使能或禁用電路組件的操作。
通常POR與UVLO(POR/UVLO)電路被用作電壓檢測電路。在應用中，電子系統中的POR/UVLO電路監控電源電壓。當電源電壓達到預定的電壓電平(其可以是最小供電電壓或第一閾值電壓)時，POR/UVLO電路產生POR信號。POR信號是針對電子系統其它組件的指示符，其指示電子系統已被開啟。在某些示例中，當系統電源斜線上升到允許電子系統運行的第一閾值電平時，POR/UVLO電路產生上電復位指示。響應于該上電復位指示，電子系統的其它組件執行各種有用的功能。例如，系統組件可以復位鎖存器并且執行啟動操作。當電源電壓下降到第二閾值電壓(其可以基本等于第一閾值電壓或者可以不同)之下時，POR/UVLO電路通過產生UVLO信號對電子系統進行指示。響應于UVLO信號，電子系統可以切斷其一些或全部組件，以便保護系統。
圖1圖示了用于利用POR/UVLO功能進行電源切換的傳統系統示例。電源切換系統100包括電源101和脈寬調制(PWM)控制器電路120等。電源101包括交變電流(AC)源102、整流器105和啟動電阻器110。PWM控制器電路120包括PWM生成器122和POR/UVLO電路124等。在運行期間，電源101向PWM控制器電路120提供電壓，并且AC源102饋送交變電流，該交變電流被整流器105整流并且流經啟動電阻器110。PWM控制器電路120通常使用啟動電阻器110來啟動PWM生成器122。POR/UVLO電路124向PWM生成器122提供指示信號以確保電源切換系統100正常工作。
POR/UVLO系統是有用的應用。然而，諸如圖1所示的傳統系統的傳統POR/UVLO系統通常由于高阻抗而消耗大量功率。更具體地說，啟動電阻器110可以是明顯的能量低效率源。這是因為啟動電阻器110所引起的電壓降(其是輸出電壓106和低供電電壓(VDD)112之間的差)很大。作為示例，輸出電壓106是370伏特的DC，而VDD 112僅僅是12伏特的DC。在輕負載和低負載條件下，大電壓降所引起的功率損失很大。為了改善能量效率，常常使用大的啟動電阻器110，其電阻可以是兆歐量級。然而，大電阻不僅改善了能量效率，還顯著降低了提供給PWM生成器122的源電流，源電流可以低到幾十微安，這是一個缺點。
因此，非常需要用于上電復位和欠壓鎖定方案的改良技術。

發明內容
本發明一般地涉及集成電路。更具體地說，本發明提供了一種用于POR和UVLO方案的系統與方法。僅僅作為示例，本發明被描述為應用于電子電源系統，但是應當認識到本發明具有更廣泛的應用范圍。
根據實施例，本發明提出了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓。此外，該系統包括與第一電阻相關聯的第一電阻器。第一電阻器包括第五終端和第六終端，第五終端被配置接收輸入電壓。該系統還包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端。此外，該系統包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓。而且，該系統包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。該系統還包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端，第十四終端被偏置到所述預定電壓。在該系統中，第一柵極耦合到第四終端和第十三終端以產生第一信號。第一信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。第二柵極耦合到第八終端和第十二終端。并且第一終端、第十終端和第十一終端彼此耦合。
根據替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓。此外，該系統包括與第一電阻相關聯的第一電阻器。第一電阻器包括第五終端和第六終端，第五終端被配置接收輸入電壓。該系統還包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端。此外，該系統包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓。而且，該系統包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。該系統還包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端，第十四終端耦合到第二終端。而且，該系統包括第三晶體管，第三晶體管包第三柵極、第十五終端和第十六終端。第十五終端被配置接收輸入電壓，并且第十六終端耦合到第六終端。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。該系統還包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極。在系統中，第一柵極耦合到第四終端和第十三終端。第二柵極耦合到第八終端和第十二終端。第一終端、第十終端和第十一終端彼此耦合。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
根據另一替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極。第二柵極耦合到第一漏極，并且第二源極被偏置到所述預定電壓。此外，該系統包括第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極。第三源極被偏置到預定電壓。此外，該系統包括第一電阻器，第一電阻器包括第一終端和第二終端。第一終端被偏置到所述預定電壓。該系統還包括第二電阻器。第二電阻器包括第三終端和第四終端。第三終端耦合到第二終端。第四終端耦合到第一柵極。該系統還包括第三電阻器。第三電阻器包括第五終端和第六終端。第五終端耦合到第四終端。該系統還包括第四電阻器，第四電阻器包括第七終端和第八終端。第八終端被配置接收輸入電壓。第七終端耦合到第二柵極。該系統還包括第一齊納二極管，第一齊納二極管包括第九終端和第十終端。第九終端耦合到第六終端。第十終端耦合到第二漏極。該系統還包括第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。第十一終端耦合到第十終端。第十二終端被配置接收輸入電壓。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。第一反相器輸入耦合到第一漏極。此外，該系統包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。在該系統中，第二反相器輸出被配置產生信號。所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
根據另一替代性實施例，本發明提出了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端。第二終端被偏置到預定電壓。此外，該系統包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端。第三終端被配置接收輸入電壓。該系統還包括與正向電壓相關聯的第一二極管。第一二極管包括第五終端和第六終端。第五終端被配置接收輸入電壓。此外，該系統包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端。第七終端耦合到第六終端。該系統還包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端。第九終端被偏置到所述預定電壓。該系統還包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。此外，該系統包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端。第十四終端耦合到第二終端。此外，該系統包括第三晶體管，第三晶體管包括第三柵極、第十五終端和第十六終端。第十五終端被配置接收輸入電壓。第十六終端耦合到第六終端。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。而且，該系統包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。第一柵極耦合到第四終端和第十三終端。第二柵極耦合到第八終端和第十二終端。第一終端、第十終端和第十一終端彼此耦合。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
根據另一替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓。此外，該系統包括第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極。第二柵極耦合到第一漏極，并且第二源極被配置接收輸入電壓。該系統還包括第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極。第三源極被偏置到所述預定電壓。該系統還包括第一二極管，第一二極管包括第一終端和第二終端。第一終端被偏置到所述預定電壓。此外，該系統包括第二電阻器。第二電阻器包括第三終端和第四終端。第三終端耦合到第二終端。第四終端耦合到第一柵極。該系統還包括第三電阻器，第三電阻器包括第五終端和第六終端。第五終端耦合到第四終端。而且，該系統包括第四電阻器，第四電阻器包括第七終端和第八終端。第八終端被配置接收輸入電壓。第七終端耦合到第二柵極。該系統還包括第一齊納二極管，第一齊納二極管包括第九終端和第十終端。第九終端耦合到第六終端，并且第十終端耦合到第二漏極。此外，該系統包括第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。第十一終端耦合到第十終端。第十二終端被配置接收輸入電壓。該系統還包括第一反相器。第一反相器包括第一反相器輸入和第一反相器輸出。第一反相器輸入耦合到第一漏極。該系統還包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
以本發明的方式，可以獲得超過傳統技術的許多優點。應當認識到，本發明的某些實施例提供了用于POR/UVLO方案的系統與方法，其提供了更低的功耗和更好的可靠性。根據本發明的實施例，使用兩個正反饋環路來確保UVLO功能的可靠性。
取決于實施例，可以實現這些優點中的一個或多個。參考下面的詳細說明和附圖，可以更全面地理解本發明的各種其它目的、特征和優點。


圖1圖示了用于利用POR/UVLO功能進行電源切換的傳統系統示例；圖2是本發明用于POR/UVLO方案的系統的實施例的簡化示圖；
圖3a是示出了根據本發明實施例的NMOS和第二反相器處的電壓電平的時序圖；圖3b是圖示了根據本發明另一實施例的NMOS和第二反相器處的電壓電平的時序圖；圖3c是圖示了根據本發明又一實施例的NMOS、第一PMOS和第二反相器處的電壓電平的時序圖；圖4是本發明用于POR/UVLO方案的系統的替代性實施例的簡化示圖；圖5是本發明利用兩個NMOS和一個PMOS實現的用于POR/UVLO方案的系統的替代性實施例的簡化示圖；圖6是本發明用于POR/UVLO方案的系統的替代性實施例的簡化示圖；以及圖7是本發明利用兩個NMOS和一個PMOS實現的用于POR/UVLO方案的系統的替代性實施例的簡化示圖。
具體實施例方式
本發明一般地涉及集成電路。更具體地說，本發明提供了一種用于POR和UVLO方案的系統與方法。僅僅作為示例，本發明被描述為應用于電子電源系統，但是應當認識到本發明具有更廣泛的應用范圍。
圖2是本發明用于POR/UVLO方案的系統的實施例的簡化示圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。如圖2所示，POR/UVLO系統220連接到電源210。電源210包括電壓源212、啟動電阻器216和電容器214。POR/UVLO系統220包括第一電阻器222、第二電阻器226、第三電阻器242、第四電阻器229、第一齊納二極管230、第二齊納二極管234、第一PMOS 252、第二PMOS 254、NMOS 240、第一反相器246和第二反相器250。作為示例，第一齊納二極管以第一齊納電壓表征，第二齊納二極管以第二齊納電壓表征。雖然使用了選定的一組組件來示出POR/UVLO系統220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。
根據本發明的實施例，在電源210處，電壓源212連接到啟動電阻器216的一端。啟動電阻器216的另一端連接到節點218。電容器214一端接地，另一端連接到節點218。電源210的輸出連接到節點218。POR/UVLO系統220接收節點218處的電源。第一電阻器222在節點218處連接到電源210，并且在節點224處連接到第二電阻器226。第一PMOS 252的源極也連接到節點218。第一PMOS 252的漏極連接到節點224。例如，如果在第一PMOS 252的柵極處存在適當量的電壓，則在第一PMOS 252的源極和漏極之間幾乎不存在電阻，因而電阻器222實質上被短路。第二電阻器226連接到第二PMOS 254的柵極，并且在節點228處連接到第四電阻器229。第四電阻器在節點231處連接到第一齊納二極管230。第一齊納二極管230在節點232處連接到第二齊納二極管234。第二齊納二極管234在節點236處接地。NMOS 240的漏極也連接到節點232，NMOS 240的源極接地。NMOS 240的柵極在節點244處連接到第三電阻器242。第三電阻器242在節點246處連接到地。例如，如果在NMOS 240的柵極處存在適當量的電壓，則在NMOS 240的源極和漏極之間幾乎不存在電阻，并且第二齊納二極管234實質上被短路。NMOS 240的柵極還在節點224處連接到第一反相器246和第二PMOS 254的漏極。第二PMOS 254的源極連接到節點218。第二PMOS 254的柵極連接到節點228。第一反相器246在節點248處連接到第二反相器250。第二反相器250在節點256處連接到第一PMOS 252的柵極。第二反相器250提供用于POR/UVLO系統220的輸出信號。
根據本發明的實施例，POR/UVLO系統220運行有兩個正反饋環路。第一環路包括第二PMOS 254、NMOS 240、第一齊納二極管230、第二齊納二極管234、第二電阻器226、第三電阻器242和第四電阻器229。第二環路包括第一PMOS 252、第二PMOS 254、NMOS 240、第一反相器246、第二反相器250、第二齊納二極管230、第一電阻器222、第二電阻器226、第三電阻器242和第四電阻器229。
作為示例，當電源210啟動時，電壓源212通過啟動電阻器216對電容器214充電。在啟動期間，節點218處的電壓從零電壓開始斜線上升。當節點218處的電壓低于第一和第二齊納電壓之和時，在節點218和節點224之間沒有電流流動。結果，第一PMOS 252導通，第二PMOS 254關斷，NMOS 240關斷，第一反相器246的輸出是邏輯高，并且第二反相器250的輸出是邏輯低。
一旦節點218處的電壓達到預定的閾值電壓Vstart，則第二PMOS 254導通并開始傳導電流。根據本發明的實施例，閾值電壓Vstart可以由下面的等式確定Vstart=Vzd1+Vzd2+R2+R3R2VT_M0]]>(等式1)根據等式1，Vzd1和Vzd2是第一齊納電壓和第二齊納電壓。R2是第二電阻器226的電阻，R3是第四電阻器229的電阻，并且VT_M0是第二PMOS 254的閾值電壓。一旦達到了閾值電壓Vstart，則第二PMOS 254導通并且開始傳導電流。結果，在節點244和地246之間，電壓Vr0開始上升。一旦電壓Vr0達到NMOS 240的閾值電壓，則NMOS 240導通并且開始傳導電流。由第一NMOS 240傳導的電流隨著NMOS 240的柵極電壓(節點242處)增加而增加。作為流過NMOS 240的電流增加的結果，由于流經第二電阻器226的電流而形成了第二PMOS 254的Vgs(柵極和源極之間的電壓，或者節點218和節點228之間的電壓差)。隨著第二PMOS 254的Vgs增加，更多電流流過第三電阻器242，進而增加了節點244處的電壓。
簡言之，根據本發明的實施例形成了第一正反饋環路來自電壓源210的較高電壓使得第二PMOS 254傳導電流，由第二PMOS 254傳導的電流使得NMOS 240傳導電流，由NMOS 240傳導的電流使得第二PMOS254傳導更多的電流，進而正反饋過程繼續。當NMOS 240完全導通時，第二齊納二極管234被第一NMOS 240短路。作為第二齊納二極管234短路的結果，第二PMOS 254的柵極電壓Vgs足夠大，以確保節點244處的電壓基本上等于節點218處的電壓。由于節點244處的電壓，第一反相器245的輸出為邏輯低，并且第二反相器250的輸出為邏輯高。第二反相器250的輸出在節點256處被提供給第一PMOS 252。
如上文所討論的那樣，根據本發明的實施例，第二環路包括第一PMOS 252、第二PMOS 254、NMOS 240、第一反相器246、第二反相器250、第二齊納二極管230、第一電阻器222、第二電阻器226、第三電阻器242和第四電阻器229。由第二反相器250提供的節點256處的電壓導通或斷開第一PMOS 252。當第二反相器250的輸出是邏輯高時，第一PMOS 252被關斷。例如，第一PMOS 252不傳導電流。第一PMOS 252被關斷確保了第二PMOS 254處于導通狀態并繼續傳導電流，并且第二反相器250的輸出保持邏輯高。簡言之，根據本發明的實施例形成了第二反饋環路從第二反相器250輸出的高邏輯確保了第一PMOS 252被關斷，第一PMOS 252被關斷使得第二PMOS 254繼續傳導電流，第二PMOS254所傳導的電流確保節點244處的電壓保持為高，進而第二反相器250的輸出保持為高，并且正反饋過程繼續。
作為示例，POR/UVLO系統220與其它電子組件(例如PWM生成器和柵極驅動器)結合使用。在一個實施例中，由處于邏輯高的第二反相器250提供的輸出可以被用來開啟這些組件并確保這些組件持續使用。
根據本發明的實施例，在某些情況下，諸如PWM生成器的組件可能消耗比電源210所提供的電流更多的電流。例如，在PWM生成器在節點218處從電源210接收電力的情況下，PWM生成器有時會消耗比電源210能夠提供的電力更多的電力。因而，節點218處的電壓開始從PWM生成器運行的高電壓下降。一旦節點218處的電壓降到預定電壓Vuvlo之下，則第一PMOS 254開始關斷。根據本發明的實施例，電壓Vuvlo由下面的等式表達Vuvlo=Vzd2+R1+R2+R3R1+R2VT_M0]]>(等式2)根據等式2，Vzd2是第二齊納電壓，R1是第一電阻器222的電阻，R2是第二電阻器226的電阻，R3是第四電阻器229的電阻，VT_M0是第二PMOS 254的閾值電壓。當第二PMOS 254減少傳導電流時，流經第三電阻器242的電流減少，使得節點244處的電壓下降。由于節點244處的電壓降，且節點244連接到NMOS 240的柵極，所以NMOS 240減少了所傳導的電流。作為第一正反饋環路的一部分，由NMOS 240傳導的電流的減少減小了第一PMOS 254的電壓Vgs。由于第一正反饋環路持續有效，所以第一PMOS 254最終關斷，并且節點244處的電壓減少到零。結果，第一反相器246的輸出處于邏輯高，并且第二反相器250的輸出處于邏輯低。在一個實施例中，處于邏輯高的第二反相器250提供的輸出可以被用來關斷其它電子組件，例如PWM生成器和柵極驅動器。
應當認識到本發明的實施例還提供了第二種反饋環路來確保可靠的UVLO。圖3a中示出了如在本發明實施例所設置的條件下運行的第一NMOS 240的電壓和第二反相器250的輸出。
圖3a是示出了根據本發明實施例的NMOS和第二反相器處的電壓電平的時序圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。圖3a示出了用于第一NMOS 240的柵極的第一電壓圖形310和用于第二反相器250的輸出的第二電壓圖形320。如所見到的那樣，在根據第一電壓圖形的電壓首先從高降到低之后，根據第二電壓圖形的電壓通常僅從高降到低。作為應用于本發明實施例的示例，在第二PMOS 240已經被關斷之后，第二反相器250的輸出被變為邏輯低。然而，在獲得第二反相器250的輸出處的邏輯低之前，常常不太可能總是關斷PMOS 240。
圖3b是圖示了根據本發明另一實施例的NMOS和第二反相器處的電壓電平的時序圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。圖3b示出了用于第一NMOS 240的柵極的第一電壓圖形330和用于第二反相器250的輸出的第二電壓圖形340。與圖3a相對比，在第一NMOS處的電壓電平達到低之前，第二反相器的輸出電壓下降到低。如從圖3b所見，用于第二反相器250的輸出的電壓圖形340首先從高降到低。結果，電壓圖形340沒有與用于第一NMOS 240的電壓圖形330同步，并且如果第二反饋環路沒有被包括在POR/UVLO系統220中，則第一NMOS 240會進入無效狀態350。例如，當第二反相器250的輸出產生邏輯低時，該輸出被用來關斷PWM生成器。然而，因為第一NMOS 240沒有被關斷，所以電壓源210繼續輸送電流。電容器214和啟動電阻器216對節點218處的電壓再充電。由于節點218處的電壓，第二PMOS 254會被導通。利用導通的PMOS 254，節點218處的電壓可以落在Vstart和Vuvlo之間，即低于啟動電壓但是高于UVLO電壓。第二反相器250的輸出保持為邏輯低，并且第一NMOS 240進入不確定的狀態，即，既不是完全導通也不是完全斷開。因此，第一反饋環路自身沒有提供可靠的UVLO功能。根據實施例，使用第二反饋環路來幫助防止不穩定狀態并保證PWM生成器的正常功能。結果，PWM生成器被關斷并且不能被重新啟動。應當認識到，本發明提供了一種用于提供可靠UVLO功能的新穎系統。根據本發明的實施例，第二正反饋環路被用來保證UVLO功能的可靠性。
圖3c是圖示了根據本發明又一實施例的NMOS、第一PMOS和第二反相器處的電壓電平的時序圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。如圖2所示，第二正反饋環路被用來保證UVLO功能的可靠性。圖3c示出了用于NMOS 240的第一電壓圖形360，用于第二反相器250的輸出的第二電壓圖形370，以及用于第一PMOS 252的第三電壓圖形380。作為示例，如果在第一NMOS 240從高降到低之前，第二反相器250的輸出從高降到低，則PWM生成器被第二反相器250的輸出處的邏輯低所關斷。當PWM生成器被關斷并且不消耗電流時，電容器214和啟動電阻器216對節點218處的電壓再充電，使得節點218處的電壓再次斜線上升。同時，處于邏輯低的第二反相器250的輸出導通第一PMOS 252，并且減小第二PMOS 254的電壓Vgs。由于Vgs電壓的減小，第二PMOS向第三電阻器242輸送較少的電流，并且節點244處的電壓減小。節點244處的電壓的減少減小了NMOS 240的Vgs。由于第二反饋環路持續有效，所以NMOS 240和第二PMOS 254變為完全關斷，第一PMOS 252被導通，并且第二反相器250的輸出保持為邏輯低。POR/UVLO系統220自身被切斷，并且關斷其它組件，例如PWM生成器以及其它組件。
如上文所述以及這里進一步強調的，雖然使用了選定的一組組件來示出POR/UVLO系統220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。例如，第四電阻器229可以從POR/UVLO系統220中被去除。在另一示例中，額外的二極管可以被用來修改啟動電壓和UVLO電壓。
圖4是本發明用于POR/UVLO方案的系統的替代性實施例的簡化示圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。如圖4所示，POR/UVLO系統1220連接到電源1210。電源1210包括電壓源1212、啟動電阻器1216和電容器1214。POR/UVLO系統1220包括第一電阻器1222、第二電阻器1226、第三電阻器1242、第四電阻器1229、第一齊納二極管1230、第二齊納二極管1234、第一二極管1235、第二二極管1237、第一PMOS 1252、第二PMOS 1254、NMOS 1240、第一反相器1246和第二反相器1250。作為示例，第一齊納二極管以第一齊納電壓表征，并且第二齊納二極管以第二齊納電壓表征。雖然使用了選定的一組組件來示出POR/UVLO系統220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。
根據本發明的實施例，在電源1210處，電壓源1212連接到啟動電阻器1216的一端。啟動電阻器1216的另一端連接到節點1218。電容器1214一端接地，另一端連接到節點1218。電源1210的輸出連接到節點1218。POR/UVLO系統1220接收節點1218處的電源。第一電阻器1222在節點1218處連接到電源1210，并且在節點1224處連接到第二電阻器1226。第一PMOS 1252的源極也連接到節點1218。第一PMOS 1252的漏極連接到節點1224。例如，當在PMOS 1252的柵極處存在適當量的電壓時，在第一PMOS 1252的源極和漏極之間幾乎不存在電阻，因而電阻器1222實質上被短路。第二電阻器1226連接到第二PMOS 1254的柵極，并且在節點1228處連接到第四電阻器1229。第四電阻器在節點1231處連接到第一齊納二極管1230。第一齊納二極管1230與第一二極管1237串聯連接。第一二極管1237的另一端在節點1232處連接到第二齊納二極管1234。第二齊納二極管1234與第二二極管1235串聯連接。第二二極管1235的另一端在節點1236處接地。NMOS 1240的漏極也連接到節點1232，NMOS 1240的源極接地。NMOS 1240的柵極在節點1244處連接到第三電阻器1242。第三電阻器1242在節點1246處連接到地。例如，當在NMOS 1240的柵極處存在適當量的電壓時，在NMOS 1240的源極和漏極之間幾乎不存在電阻，因而第二齊納二極管1234實質上被短路。NMOS1240的柵極還連接到第一反相器1246并且在節點1244處連接到第二PMOS 1254的漏極。第二PMOS 1254的源極連接到節點1218。第二PMOS 1254的柵極連接到節點1228。第一反相器1246在節點1248處連接到第二反相器1250。第二反相器1250在節點1256處連接到第一PMOS1252的柵極。第二反相器1250提供用于POR/UVLO系統1220的輸出信號。
根據本發明的實施例，POR/UVLO系統1220運行有兩個正反饋環路。第一環路包括第二PMOS 1254、第一NMOS 1240、第一齊納二極管1230、第二齊納二極管1234、第一二極管1235、第二二極管1237、第二電阻器1226、第三電阻器1242和第四電阻器1229。第二環路包括第一PMOS 1252、第二PMOS 1254、NMOS 1240、第一反相器1246、第二反相器1250、第二齊納二極管1230、第一二極管1235、第一電阻器1222、第二電阻器1226、第三電阻器1242和第四電阻器1229。
作為示例，當電源1210啟動時，電壓源1212通過啟動電阻器1216對電容器1214充電。在啟動期間，節點1218處的電壓從零電壓開始斜線上升。當節點1218處的電壓低于第一和第二齊納電壓以及第一二極管1235和第二二極管1237的正向電壓之和時，在節點1218和節點1224之間沒有電流流動。結果，第一PMOS 1252導通，第二PMOS 1254關斷，NMOS1240關斷，第一反相器1246為邏輯高，并且第二反相器1250為邏輯低。
一旦節點1218處的電壓達到預定的閾值電壓Vstart，則第二PMOS1254導通并開始傳導電流。根據本發明的實施例，閾值電壓Vstart可以由下面的等式確定Vstart=Vzd1+Vzd2+Vd1+Vd2+R2+R3R2VT_M0]]>(等式3a)根據等式3a，Vzd1和Vzd2是第一齊納電壓和第二齊納電壓。Vd1是第一二極管1235的正向電壓，Vd2是第二二極管1237的正向電壓，R2是第二電阻器1226的電阻，R3是第四電阻器1229的電阻，并且VT_M0是第二PMOS 1254的閾值電壓。應當認識到，額外的二極管可以被添加到系統1220以修改啟動電壓的值。一旦達到了閾值電壓，則第二PMOS1254導通并且開始傳導電流。結果，在節點1242和地1246之間，電壓Vr0開始上升。一旦電壓Vr0達到NMOS 1240的閾值電壓，則NMOS1240導通并且開始傳導電流。由NMOS 1240傳導的電流隨著第一NMOS1240的柵極電壓(節點1242處)增加而增加。作為流過NMOS 1240的電流增加的結果，由于流經第二電阻器1226的電流而形成了第二PMOS1254的Vgs(柵極和源極之間的電壓，或者節點1218和節點1228之間的電壓差)。隨著第二PMOS 1254的Vgs增加，更多電流流過第三電阻器1242，進而增加了節點1244處的電壓。
簡言之，根據本發明的實施例形成了第一正反饋環路來自電壓源1210的較高電壓使得第二PMOS 1254傳導電流，由第二PMOS 1254傳導的電流使得NMOS 1240傳導電流，由NMOS 1240傳導的電流使得第二PMOS 1254傳導更多的電流，進而正反饋過程繼續。當第一NMOS 1240完全導通時，第二齊納二極管1234被NMOS 1240短路。作為第二齊納二極管1234短路的結果，第二PMOS 1254的柵極電壓Vgs足夠大，以確保節點1244處的電壓基本上等于節點1218處的電壓。由于節點1244處的電壓，第一反相器1245為邏輯低，并且第二反相器1250為邏輯高。第二反相器1250的輸出在節點1256處被提供給第一PMOS 1252。
由第二反相器1250提供的節點1256處的電壓導通或斷開第一PMOS1252。當第二反相器1250的輸出是邏輯高時，第一PMOS 1252被關斷，即，第一PMOS 1252不傳導電流。第一PMOS 1252被關斷確保了第二PMOS 1254處于導通狀態并繼續傳導電流，并且第二反相器1250的輸出保持邏輯高。簡言之，根據本發明的實施例形成了第二反饋環路從第二反相器1250輸出的高邏輯確保了第一PMOS 1252被關斷，第一PMOS1252被關斷使得第二PMOS 1254繼續傳導電流，第二PMOS 1254所傳導的電流確保節點1244處的電壓保持為高，進而第二反相器1250的輸出保持為高，并且正反饋過程繼續。
作為示例，POR/UVLO系統1220與其它電子組件(例如PWM生成器和柵極驅動器)結合使用。由處于邏輯高的第二反相器1250提供的輸出可以被用來開啟這些組件并確保這些組件持續使用。
根據本發明的實施例，諸如PWM生成器的組件可能消耗比電源1210所提供的電流更多的電流。因而，節點1218處的電壓開始從PWM生成器運行的高電壓下降。一旦節點1218處的電壓降到預定電壓Vuvlo之下，則第一PMOS 1254開始關斷。根據本發明的實施例，電壓Vuvlo由下面的等式表達Vuvlo=Vzd2+Vd2+R1+R2+R3R1+R2VT_M0]]>(等式4a)根據等式4a，Vzd2是第二齊納電壓，Vd2是第二二極管1237的正向電壓，R1是第一電阻器1222的電阻，R2是第二電阻器1226的電阻，R3是第四電阻器1229的電阻，VT_M0是第二PMOS 1254的閾值電壓。當第二PMOS 1254減少傳導電流時，流經第三電阻器1242的電流減少，使得節點1244處的電壓下降。由于節點1244處的電壓降，且節點1244連接到NMOS 1240的柵極，所以NMOS 1240減少了所傳導的電流。作為第一正反饋環路的一部分，由NMOS 1240傳導的電流的減少減小了第一PMOS1254的電壓Vgs。由于第一正反饋環路持續有效，所以第一PMOS 1254最終關斷，并且節點1244處的電壓減少到零。結果，第一反相器1246處于邏輯高，并且第二反相器1250處于邏輯低。
雖然使用了選定的一組組件來示出POR/UVLO系統1220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。例如，第四電阻器1229可以從POR/UVLO系統1220中被去除。在另一示例中，第一二極管1235和第二二極管1237可以從系統1220中被去除，以獲得本發明的替代性實施例。在又一示例中，額外的二極管可以被串聯添加到第一和第二二極管中，以修改POR/UVLO系統1220的操作參數。此外，替代性配置中的PMOS和NMOS可以被用來實現本發明的替代性實施例。
圖5是本發明利用兩個NMOS和一個PMOS實現的用于POR/UVLO方案的系統的替代性實施例的簡化示圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。系統500包括電源510和POR/UVLO系統550。電源包括電壓源504、啟動電阻器506和電容器502。POR/UVLO系統550包括第一二極管514、第二二極管518、第一齊納二極管512、第二齊納二極管516、第一電阻器524、第二電阻器522、第三電阻器520、第四電阻器530、PMOS 532、第一NMOS 528、第二NMOS 526、第一反相器534和第二反相器536。雖然使用了選定的一組組件來示出POR/UVLO系統550，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。例如，第一二極管514和第二二極管518可以被去除。
根據圖5，電源510在節點511處將電力提供給POR/UVLO系統550。電壓源504串聯連接到啟動電阻器506，啟動電阻器506連接到電容器502和節點511。節點511連接到第一齊納二極管512、PMOS 532的源極和第四電阻器540。第一齊納二極管512與第一二極管514串聯連接。第一二極管514與第二齊納二極管516串聯連接。齊納二極管516與第二二極管518串聯連接。第二二極管518與第三電阻器520串聯連接。第三電阻器520連接到第二電阻器522和第一NMOS 528的柵極。第一NMOS528的源極連接到地。第一NMOS 528的漏極連接到第四電阻器540、PMOS 532的柵極和第一反相器534的輸入。第二電阻器連接到第二NMOS 526的漏極和第一電阻器524。第一電阻器524連接到地。第二NMOS 526的源極連接到地。第二NMOS 526的柵極連接到第二反相器526的輸出。第二反相器526的輸入連接到第一反相器534的輸出。第二反相器526提供用于POR/UVLO系統550的輸出信號。
根據本發明的實施例，POR/UVLO系統550與圖2的POR/UVLO系統220的操作基本相同，都使用兩個正反饋環路。例如，第一反饋環路包括第一齊納二極管512、第一二極管514、第二齊納二極管516、第二二極管518、第三電阻器520、第一電阻器524、第二電阻器522、第四電阻器540、PMOS 532和第一NMOS 528。第二反饋環路包括第一齊納二極管512、第一二極管514、第三電阻器520、第一電阻器524、第二電阻器522、第四電阻器540、PMOS 532、第一NMOS 528、第二NMOS 526、第一反相器534和第二反相器536。根據一個實施例，兩個反饋環路的操作與根據圖4所示實施例的兩個反饋環路的操作基本相同。
圖6是本發明用于POR/UVLO方案的系統的替代性實施例的簡化示圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。如圖6所示，POR/UVLO系統2220連接到電源221O。電源2210包括電壓源2212、啟動電阻器2216和電容器2214。POR/UVLO系統2220包括第二電阻器2226、第三電阻器2242、第四電阻器2229、第一齊納二極管2230、第二齊納二極管2234、第一二極管2235、第二二極管2237、第三二極管2222、第一PMOS 2252、第二PMOS 2254、NMOS 2240、第一反相器2246和第二反相器2250。作為示例，第一齊納二極管以第一齊納電壓表征，并且第二齊納二極管以第二齊納電壓表征。雖然使用了選定的一組組件來示出POR/UVLO系統2220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。
根據本發明的實施例，在電源2210處，電壓源2212連接到啟動電阻器2216的一端。啟動電阻器2216的另一端連接到節點2218。電容器2214一端接地，另一端連接到節點2218。電源2210的輸出連接到節點2218。POR/UVLO系統2220接收節點2218處的電源。第三二極管2222在節點2218處連接到電源2210，并且在節點2224處連接到第二電阻器2226。第一PMOS 2252的源極也連接到節點2218。第一PMOS 2252的漏極連接到節點2224。例如，當在第一PMOS 2252的柵極處存在適當量的電壓時，在第一PMOS 2252的源極和漏極之間幾乎不存在電阻，因而第三二極管2222實質上被短路。第二電阻器2226連接到第二PMOS 2254的柵極，并且在節點2228處連接到第四電阻器2229。第四電阻器在節點2231處連接到第一齊納二極管2230。第一齊納二極管2230與第一二極管2237串聯連接。第一二極管2237的另一端在節點2232處連接到第二齊納二極管2234。第二齊納二極管2234與第二二極管2235串聯連接。第二二極管2235的另一端在節點2236處接地。NMOS 2240的漏極也連接到節點2232，NMOS 2240的源極接地。NMOS 2240的柵極在節點2244處連接到第三電阻器2242。第三電阻器2242在節點2246處連接到地。例如，當在NMOS 2240的柵極處存在適當量的電壓時，在NMOS 2240的源極和漏極之間幾乎不存在電阻，因而第二齊納二極管2234實質上被短路。NMOS2240的柵極還連接到第一反相器2246并且在節點2244處連接到第二PMOS 2254的漏極。第二PMOS 2254的源極連接到節點2218。第二PMOS 2254的柵極連接到節點2228。第一反相器2246在節點2248處連接到第二反相器2250。第二反相器2250在節點2256處連接到第一PMOS2252的柵極。第二反相器2250提供用于POR/UVLO系統2220的輸出信號。
根據本發明的實施例，POR/UVLO系統2220運行有兩個正反饋環路。第一環路包括第二PMOS 2254、第一NMOS 2240、第一齊納二極管2230、第二齊納二極管2234、第一二極管2235、第二二極管2237、第二電阻器2226、第三電阻器2242和第四電阻器2229。第二環路包括第一PMOS 2252、第二PMOS 2254、NMOS 2240、第一反相器2246、第二反相器2250、第二齊納二極管2230、第一二極管2235、第三二極管2222、第二電阻器2226、第三電阻器2242和第四電阻器2229。
作為示例，當電源2210啟動時，電壓源2212通過啟動電阻器2216對電容器2214充電。在啟動期間，節點2218處的電壓從零電壓開始斜線上升。當節點2218處的電壓低于第一和第二齊納電壓以及第一二極管2235和第二二極管2237的正向電壓之和時，在節點2218和節點2224之間沒有電流流動。結果，第一PMOS 2252導通，第二PMOS 2254關斷，NMOS2240關斷，第一反相器2246為邏輯高，并且第二反相器2250為邏輯低。
一旦節點2218處的電壓達到預定的閾值電壓Vstart，則第二PMOS2254導通并開始傳導電流。根據本發明的實施例，閾值電壓Vstart可以由下面的等式確定Vstart=Vzd1+Vzd2+Vd1+Vd2+Vd3+R2+R3R2VT_M0]]>(等式3b)根據等式3b，Vzd1和Vzd2是第一齊納電壓和第二齊納電壓。Vd1是第一二極管2235的正向電壓，Vd2是第二二極管2237的正向電壓，Vd3是第三二極管2222的正向電壓，R2是第二電阻器2226的電阻，R3是第四電阻器2229的電阻，并且VT_M0是第二PMOS 2254的閾值電壓。應當認識到，額外的二極管可以被添加到系統2220以修改啟動電壓的值。一旦達到了閾值電壓，則第二PMOS 2254導通并且開始傳導電流。結果，在節點2242和地2246之間，電壓Vr0開始上升。一旦電壓Vr0達到NMOS 2240的閾值電壓，則NMOS 2240導通并且開始傳導電流。由NMOS 2240傳導的電流隨著第一NMOS 2240的柵極電壓(節點2242處)增加而增加。作為流過NMOS 2240的電流增加的結果，由于流經第二電阻器2226的電流而形成了第二PMOS 2254的Vgs(柵極和源極之間的電壓，或者節點2218和節點2228之間的電壓差)。隨著第二PMOS 2254的Vgs增加，更多電流流過第三電阻器2242，進而增加了節點2244處的電壓。
簡言之，根據本發明的實施例形成了第一正反饋環路來自電壓源2210的較高電壓使得第二PMOS 2254傳導電流，由第二PMOS 2254傳導的電流使得NMOS 2240傳導電流，由NMOS 2240傳導的電流使得第二PMOS 2254傳導更多的電流，進而正反饋過程繼續。當第一NMOS 2240完全導通時，第二齊納二極管2234被NMOS 2240短路。作為第二齊納二極管2234短路的結果，第二PMOS 2254的柵極電壓Vgs足夠大，以確保節點2244處的電壓基本上等于節點2218處的電壓。由于節點2244處的電壓，第一反相器2245為邏輯低，并且第二反相器2250為邏輯高。第二反相器2250的輸出在節點2256處被提供給第一PMOS 2252。
由第二反相器2250提供的節點2256處的電壓導通或斷開第一PMOS2252。當第二反相器2250的輸出是邏輯高時，第一PMOS 2252被關斷，即，第一PMOS 2252不傳導電流。第一PMOS 2252被關斷確保了第二PMOS 2254處于導通狀態并繼續傳導電流，并且第二反相器2250的輸出保持邏輯高。簡言之，根據本發明的實施例形成了第二反饋環路從第二反相器2250輸出的高邏輯確保了第一PMOS 2252被關斷，第一PMOS2252被關斷使得第二PMOS 2254繼續傳導電流，第二PMOS 2254所傳導的電流確保節點2244處的電壓保持為高，進而第二反相器2250的輸出保持為高，并且正反饋過程繼續。
作為示例，POR/UVLO系統2220與其它電子組件(例如PWM生成器和柵極驅動器)結合使用。由處于邏輯高的第二反相器2250提供的輸出可以被用來開啟這些組件并確保這些組件持續使用。
根據本發明的實施例，諸如PWM生成器的組件可能消耗比電源2210所提供的電流更多的電流。因而，節點2218處的電壓開始從PWM生成器運行的高電壓下降。一旦節點2218處的電壓降到預定電壓Vuvlo之下，則第一PMOS 2254開始關斷。根據本發明的實施例，電壓Vuvlo由下面的等式表達Vuvlo=Vzd2+Vd2+Vd3+R2+R3R2VT_M0]]>(等式4b)根據等式4b，Vzd2是第二齊納電壓，Vd2是第二二極管2237的正向電壓，Vd3是第三二極管2222的正向電壓，R2是第二電阻器2226的電阻，R3是第四電阻器2229的電阻，VT_M0是第二PMOS 2254的閾值電壓。當第二PMOS 2254減少傳導電流時，流經第三電阻器2242的電流減少，使得節點2244處的電壓下降。由于節點2244處的電壓降，且節點2244連接到NMOS 2240的柵極，所以NMOS 2240減少了所傳導的電流。作為第一正反饋環路的一部分，由NMOS 2240傳導的電流的減少減小了第一PMOS 2254的電壓Vgs。由于第一正反饋環路持續有效，所以第一PMOS 2254最終關斷，并且節點2244處的電壓減少到零。結果，第一反相器2246處于邏輯高，并且第二反相器2250處于邏輯低。
雖然使用了選定的一組組件來示出POR/UVLO系統2220，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。例如，第四電阻器2229可以從POR/UVLO系統2220中被去除。在另一示例中，第一二極管2235和第二二極管2237可以從系統2220中被去除，以獲得本發明的替代性實施例。在又一示例中，額外的二極管可以被串聯添加到第一和第二二極管中，以修改POR/UVLO系統2220的操作參數。此外，替代性配置中的PMOS和NMOS可以被用來實現本發明的替代性實施例。
圖7是本發明利用兩個NMOS和一個PMOS實現的用于POR/UVLO方案的系統的替代性實施例的簡化示圖。該圖僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。系統1500包括電源1510和POR/UVLO系統1550。電源包括電壓源1504、啟動電阻器1506和電容器1502。POR/UVLO系統1550包括第一二極管1514、第二二極管1518、第三二極管1524、第一齊納二極管1512、第二齊納二極管1516、第二電阻器1522、第三電阻器1520、第四電阻器1530、PMOS 1532、第一NMOS1528、第二NMOS 1526、第一反相器1534和第二反相器1536。雖然使用了選定的一組組件來示出POR/UVLO系統1550，但是可以有許多替代物、修改形式和變化形式。例如，一些組件可以被擴展和/或被合并。可以在上面提到的組件中插入其他組件。取決于實施例，組件的安排可以交換，另一些組件可以被替代。例如，第一二極管1514和第二二極管1518可以被去除。
根據圖7，電源1510在節點1511處將電力提供給POR/UVLO系統1550。電壓源1504串聯連接到啟動電阻器1506，啟動電阻器1506連接到電容器1502和節點1511。節點1511連接到第一齊納二極管1512、PMOS1532的源極和第四電阻器1540。第一齊納二極管1512與第一二極管1514串聯連接。第一二極管1514與第二齊納二極管1516串聯連接。齊納二極管1516與第二二極管1518串聯連接。第二二極管1518與第三電阻器1520串聯連接。第三電阻器1520連接到第二電阻器1522和第一NMOS1528的柵極。第一NMOS 1528的源極連接到地。第一NMOS 1528的漏極連接到第四電阻器1540、PMOS 1532的柵極和第一反相器1534的輸入。第二電阻器連接到第二NMOS 1526的漏極和第三二極管1524。第三二極管1524連接到地。第二NMOS 1526的源極連接到地。第二NMOS 1526的柵極連接到第二反相器1526的輸出。第二反相器1526的輸入連接到第一反相器1534的輸出。第二反相器1526提供用于POR/UVLO系統1220的輸出信號。
根據本發明的實施例，POR/UVLO系統1550與圖2的POR/UVLO系統1220的操作基本相同，都使用兩個正反饋環路。例如，第一反饋環路包括第一齊納二極管1512、第一二極管1514、第二齊納二極管1516、第二二極管1518、第三電阻器1520、第三二極管1524、第二電阻器1522、第四電阻器1540、PMOS 1532和第一NMOS 1528。第二反饋環路包括第一齊納二極管1512、第一二極管1514、第三電阻器1520、第三二極管1524、第二電阻器1522、第四電阻器1540、PMOS 1532、第一NMOS1528、第二NMOS 1526、第一反相器1534和第二反相器1536。根據一個實施例，兩個反饋環路的操作與根據圖4所示實施例的兩個反饋環路的操作基本相同。
如上所述以及這里進一步強調的，圖2、4、5、6和7僅僅是一個示例，它不應不適當地限制權利要求的范圍。本領域的普通技術人員將認識到許多變化形式、替代物和修改形式。例如，圖2、4和/或5中的一些或全部齊納二極管可以被其它類型的穩壓器二極管替代。在一個實施例中，穩壓器二極管是齊納二極管。在別的實施例中，穩壓器二極管是雪崩二極管。
根據實施例，本發明提出了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓。此外，該系統包括與第一電阻相關聯的第一電阻器。第一電阻器包括第五終端和第六終端，第五終端被配置接收輸入電壓。該系統還包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端。此外，該系統包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓。而且，該系統包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。該系統還包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端，第十四終端被偏置到所述預定電壓。在該系統中，第一柵極耦合到第四終端和第十三終端以產生第一信號。第一信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。第二柵極耦合到第八終端和第十二終端。并且第一終端、第十終端和第十一終端彼此耦合。例如，該系統是根據圖2和/或圖4實現的。
根據替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓。此外，該系統包括與第一電阻相關聯的第一電阻器。第一電阻器包括第五終端和第六終端，第五終端被配置接收輸入電壓。該系統還包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端。此外，該系統包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓。而且，該系統包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。該系統還包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端，第十四終端耦合到第二終端。而且，該系統包括第三晶體管，第三晶體管包第三柵極、第十五終端和第十六終端。第十五終端被配置接收輸入電壓，并且第十六終端耦合到第六終端。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。該系統還包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極。在該系統中，第一柵極耦合到第四終端和第十三終端。第二柵極耦合到第八終端和第十二終端。第一終端、第十終端和第十一終端彼此耦合。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。例如，該系統是根據圖2和/或圖4實現的。
根據另一替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極。第二柵極耦合到第一漏極，并且第二源極被偏置到所述預定電壓。此外，該系統包括第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極。第三源極被偏置到預定電壓。此外，該系統包括第一電阻器，第一電阻器包括第一終端和第二終端。第一終端被偏置到所述預定電壓。該系統還包括第二電阻器。第二電阻器包括第三終端和第四終端。第三終端耦合到第二終端。第四終端耦合到第一柵極。該系統還包括第三電阻器。第三電阻器包括第五終端和第六終端。第五終端耦合到第四終端。該系統還包括第四電阻器，第四電阻器包括第七終端和第八終端。第八終端被配置接收輸入電壓。第七終端耦合到第二柵極。該系統還包括第一齊納二極管，第一齊納二極管包括第九終端和第十終端。第九終端耦合到第六終端。第十終端耦合到第二漏極。該系統還包括第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。第十一終端耦合到第十終端。第十二終端被配置接收輸入電壓。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。第一反相器輸入耦合到第一漏極。此外，該系統包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。在該系統中，第二反相器輸出被配置產生信號。所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。例如，該系統是根據圖5實現的。
根據另一替代性實施例，本發明提出了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端。第二終端被偏置到預定電壓。此外，該系統包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端。第三終端被配置接收輸入電壓。該系統還包括與正向電壓相關聯的第一二極管。第一二極管包括第五終端和第六終端。第五終端被配置接收輸入電壓。此外，該系統包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端。第七終端耦合到第六終端。該系統還包括與第一齊納電壓相關聯的第一齊納二極管。第一齊納二極管包括第九終端和第十終端。第九終端被偏置到所述預定電壓。該系統還包括與第二齊納電壓相關聯的第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。此外，該系統包括與第三電阻相關聯的第三電阻器。第三電阻器包括第十三終端和第十四終端。第十四終端耦合到第二終端。此外，該系統包括第三晶體管，第三晶體管包括第三柵極、第十五終端和第十六終端。第十五終端被配置接收輸入電壓。第十六終端耦合到第六終端。該系統還包括第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出。而且，該系統包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。第一柵極耦合到第四終端和第十三終端。第二柵極耦合到第八終端和第十二終端。第一終端、第十終端和第十一終端彼此耦合。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。例如，該系統是根據圖6實現的。
根據另一替代性實施例，本發明提供了一種用于提供上電復位與欠壓鎖定信號的系統。該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓。此外，該系統包括第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極。第二柵極耦合到第一漏極，并且第二源極被配置接收輸入電壓。該系統還包括第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極。第三源極被偏置到所述預定電壓。該系統還包括第一二極管，第一二極管包括第一終端和第二終端。第一終端被偏置到所述預定電壓。此外，該系統包括第二電阻器。第二電阻器包括第三終端和第四終端。第三終端耦合到第二終端。第四終端耦合到第一柵極。該系統還包括第三電阻器，第三電阻器包括第五終端和第六終端。第五終端耦合到第四終端。而且，該系統包括第四電阻器，第四電阻器包括第七終端和第八終端。第八終端被配置接收輸入電壓。第七終端耦合到第二柵極。該系統還包括第一齊納二極管，第一齊納二極管包括第九終端和第十終端。第九終端耦合到第六終端，并且第十終端耦合到第二漏極。此外，該系統包括第二齊納二極管。第二齊納二極管包括第十一終端和第十二終端。第十一終端耦合到第十終端。第十二終端被配置接收輸入電壓。該系統還包括第一反相器。第一反相器包括第一反相器輸入和第一反相器輸出。第一反相器輸入耦合到第一漏極。該系統還包括第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出。第二反相器輸入耦合到第一反相器輸出。第二反相器輸出耦合到第三柵極。第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。例如，該系統是根據圖7實現的。
以本發明的方式，可以獲得超過傳統技術的許多優點。應當認識到，本發明的某些實施例提供了用于POR/UVLO方案的系統與方法，其提供了更低的功耗和更好的可靠性。根據本發明的實施例，使用兩個正反饋環路來確保UVLO功能的可靠性。
應當理解這里描述的示例和實施例僅僅是示例性的，本領域技術人員根據這些實施例可以構思出多種修改形式或改進形式，并且這些修改或改進也被包括在本申請的精神和權利要求的范圍之內。
權利要求
1.一種用于提供上電復位與欠壓鎖定信號的系統，該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓；第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓；與第一電阻相關聯的第一電阻器，第一電阻器包括第五終端和第六終端，第五終端被配置接收所述輸入電壓；與第二電阻相關聯的第二電阻器，第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端；與第一齊納電壓相關聯的第一齊納二極管，第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓；與第二齊納電壓相關聯的第二齊納二極管，第二齊納二極管包括第十一終端和第十二終端；與第三電阻相關聯的第三電阻器，第三電阻器包括第十三終端和第十四終端，第十四終端被偏置到所述預定電壓；其中第一柵極耦合到第四終端和第十三終端以產生第一信號，第一信號能夠與上電復位或欠壓鎖定中的至少一個相關聯；第二柵極耦合到第八終端和第十二終端；第一終端、第十終端和第十一終端彼此耦合。
2.如權利要求1所述的系統，其中所述輸入電壓高于所述預定電壓。
3.如權利要求1所述的系統，其中第一晶體管是NMOS晶體管，并且第二晶體管是PMOS晶體管。
4.如權利要求1所述的系統，其中第一齊納電壓和第二齊納電壓相同。
5.如權利要求1所述的系統，其中第一齊納電壓和第二齊納電壓不同。
6.如權利要求1所述的系統，其中所述預定電壓是地電壓。
7.如權利要求1所述的系統，其中第一終端是第一漏極且第二終端是第一源極；第三終端是第二源極且第四終端是第二漏極。
8.如權利要求1所述的系統，其中如果所述輸入電壓在第一閾值電壓之下，則第一信號與第一狀態相關聯。
9.如權利要求8所述的系統，其中如果所述輸入電壓在第二閾值電壓之上，則所述第一信號與第二狀態相關聯，第二閾值電壓高于第一閾值電壓。
10.如權利要求9所述的系統，其中第一狀態涉及關斷耦合到所述系統的一個或多個設備，第二狀態涉及接通耦合到所述系統的一個或多個設備。
11.如權利要求1所述的系統，還包括電源，其中所述電源包括與啟動電阻相關聯的啟動電阻器，所述啟動電阻器包括第十五終端和第十六終端；與電容相關聯的電容器，所述電容器包括第十七終端和第十八終端，第十七終端耦合到第十六終端，第十八終端被偏置到所述預定電壓；其中所述電源在第十六終端處提供所述輸入電壓。
12.如權利要求1所述的系統，還包括第三晶體管，第三晶體管包第三柵極、第十五終端和第十六終端，第十五終端被配置接收所述輸入電壓，并且第十六終端耦合到第六終端；第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出；第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出，第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極。
13.如權利要求12所述的系統，其中如果所述輸入電壓低于第一閾值電壓，則第二反相器輸出提供指示第一狀態的第二信號，第一狀態涉及關斷耦合到所述系統的一個或多個設備。
14.如權利要求13所述的系統，其中如果所述輸入電壓高于第二閾值電壓，則第二反相器輸出提供指示第二狀態的第二信號，第二狀態涉及接通耦合到所述系統的一個或多個設備。
15.如權利要求14所述的系統，其中第一閾值電壓低于第二閾值電壓。
16.如權利要求1所述的系統，還包括第一二極管，其中第一終端通過第一二極管耦合到第十終端。
17.如權利要求16所述的系統，還包括第二二極管，其中第九終端通過第二二極管耦合到第二終端。
18.一種用于提供上電復位與欠壓鎖定信號的系統，該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓；第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓；與第一電阻相關聯的第一電阻器，第一電阻器包括第五終端和第六終端，第五終端被配置接收所述輸入電壓；與第二電阻相關聯的第二電阻器，第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端；與第一齊納電壓相關聯的第一齊納二極管，第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓；與第二齊納電壓相關聯的第二齊納二極管，第二齊納二極管包括第十一終端和第十二終端；與第三電阻相關聯的第三電阻器，第三電阻器包括第十三終端和第十四終端，第十四終端耦合到第二終端；第三晶體管，第三晶體管包第三柵極、第十五終端和第十六終端，第十五終端被配置接收所述輸入電壓，并且第十六終端耦合到第六終端；第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出；第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出，第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極；其中第一柵極耦合到第四終端和第十三終端；第二柵極耦合到第八終端和第十二終端；第一終端、第十終端和第十一終端彼此耦合；第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
19.如權利要求18所述的系統，其中如果所述輸入電壓低于第一閾值電壓，則所述信號涉及關斷耦合到所述系統的一個或多個設備；如果所述輸入電壓高于第二閾值電壓，則所述信號涉及接通耦合到所述系統的一個或多個設備。
20.一種用于提供上電復位與欠壓鎖定信號的系統，該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓；第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極，第二柵極耦合到第一漏極，并且第二源極被配置接收輸入電壓；第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極，第三源極被偏置到所述預定電壓；第一電阻器，第一電阻器包括第一終端和第二終端，第一終端被偏置到所述預定電壓；第二電阻器，第二電阻器包括第三終端和第四終端，第三終端耦合到第二終端，并且第四終端耦合到第一柵極；第三電阻器，第三電阻器包括第五終端和第六終端，第五終端耦合到第四終端；第四電阻器，第四電阻器包括第七終端和第八終端，第八終端被配置接收所述輸入電壓，并且第七終端耦合到第二柵極；第一齊納二極管，第一齊納二極管包括第九終端和第十終端，第九終端耦合到第六終端，第十終端耦合到第二漏極；第二齊納二極管，第二齊納二極管包括第十一終端和第十二終端，第十一終端耦合到第十終端，并且第十二終端被配置接收所述輸入電壓；第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出，第一反相器輸入耦合到第一漏極；第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出，第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極；其中第二反相器輸出被配置產生信號，所述信號能夠與上電復位與欠壓鎖定中的至少一個相關聯。
21.如權利要求20所述的系統，其中第一晶體管和第三晶體管是NMOS晶體管；第二晶體管是PMOS晶體管。
22.如權利要求20所述的系統，其中如果所述輸入電壓高于第一閾值電壓，則所述信號指示第一狀態，第一狀態涉及接通耦合到所述系統的多個組件；如果所述輸入電壓低于第二閾值電壓，則所述信號指示第二狀態，第二狀態涉及關斷耦合到所述系統的多個組件；第一閾值電壓高于第二閾值電壓。
23.如權利要求20所述的系統，還包括第一二極管，其中第十終端通過第一二極管耦合到第十一終端。
24.如權利要求23所述的系統，還包括第二二極管，其中第九終端通過第二二極管耦合到第六終端。
25.一種用于提供上電復位與欠壓鎖定信號的系統，該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓；與正向電壓相關聯的第一二極管，第一二極管包括第五終端和第六終端，第五終端被配置接收所述輸入電壓；與第二電阻相關聯的第二電阻器，第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端；與第一齊納電壓相關聯的第一齊納二極管，第一齊納二極管包括第九終端和第十終端，第九終端被偏置到所述預定電壓；與第二齊納電壓相關聯的第二齊納二極管，第二齊納二極管包括第十一終端和第十二終端；與第三電阻相關聯的第三電阻器，第三電阻器包括第十三終端和第十四終端，第十四終端耦合到第二終端；第三晶體管，第三晶體管包括第三柵極、第十五終端和第十六終端，第十五終端被配置接收所述輸入電壓，并且第十六終端耦合到第六終端；第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出；第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出，第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極；其中第一柵極耦合到第四終端和第十三終端；第二柵極耦合到第八終端和第十二終端；第一終端、第十終端和第十一終端彼此耦合；第二反相器輸出被配置產生信號，所述信號能夠與上電復位或欠壓鎖定中的至少一個相關聯。
26.一種用于提供上電復位與欠壓鎖定信號的系統，該系統包括第一晶體管，第一晶體管包括第一柵極、第一源極和第二漏極，第一源極被偏置到預定電壓；第二晶體管，第二晶體管包括第二柵極、第二源極和第二漏極，第二柵極耦合到第一漏極，并且第二源極被配置接收輸入電壓；第三晶體管，第三晶體管包括第三柵極、第三源極和第三漏極，第三源極被偏置到所述預定電壓；第一二極管，第一二極管包括第一終端和第二終端，第一終端被偏置到所述預定電壓；第二電阻器，第二電阻器包括第三終端和第四終端，第三終端耦合到第二終端，并且第四終端耦合到第一柵極；第三電阻器，第三電阻器包括第五終端和第六終端，第五終端耦合到第四終端；第四電阻器，第四電阻器包括第七終端和第八終端，第八終端被配置接收所述輸入電壓，并且第七終端耦合到第二柵極；第一齊納二極管，第一齊納二極管包括第九終端和第十終端，第九終端耦合到第六終端，并且第十終端耦合到第二漏極；第二齊納二極管，第二齊納二極管包括第十一終端和第十二終端，第十一終端耦合到第十終端，并且第十二終端被配置接收所述輸入電壓；第一反相器，第一反相器包括第一反相器輸入和第一反相器輸出，第一反相器輸入耦合到第一漏極；第二反相器，第二反相器包括第二反相器輸入和第二反相器輸出，第二反相器輸入耦合到第一反相器輸出，并且第二反相器輸出耦合到第三柵極；其中第二反相器輸出被配置產生信號，所述信號能夠與上電復位和欠壓鎖定中的至少一個相關聯。
全文摘要
一種用于提供上電復位與欠壓鎖定信號的系統與方法。該系統包括第一晶體管，第一晶體管包括第一柵極、第一終端和第二終端，第二終端被偏置到預定電壓。該系統還包括第二晶體管，第二晶體管包括第二柵極、第三終端和第四終端，第三終端被配置接收輸入電壓。此外，該系統包括與第一電阻相關聯的第一電阻器。第一電阻器包括第五終端和第六終端，第五終端被配置接收輸入電壓。該系統還包括與第二電阻相關聯的第二電阻器。第二電阻器包括第七終端和第八終端，第七終端耦合到第六終端。此外，該系統包括與第一齊納電壓相關聯的第一齊納二極管。
文檔編號H02H7/122GK101034852SQ200610024670
公開日2007年9月12日 申請日期2006年3月10日 優先權日2006年3月10日
發明者朱臻, 葉俊, 陳志樑, 方烈義 申請人:昂寶電子(上海)有限公司