陣列基板、液晶顯示面板及液晶顯示裝置的制造方法
【專利摘要】本發明公開一種陣列基板、液晶顯示面板及液晶顯示裝置，設計在像素電極和公共電極之間增加一金屬層，并由該金屬層和像素電極形成第一存儲電容、和公共電極形成第二存儲電容，即形成雙存儲電容，從而增大存儲電容，改善因TFT漏電引起的閃爍現象，確保顯示效果，并且兩個存儲電容為疊加設置，不會降低像素開口率。
【專利說明】
陣列基板、液晶顯不面板及液晶顯不裝置
技術領域
[0001]本發明涉及液晶顯示技術領域，具體而言涉及一種陣列基板、液晶顯示面板及液晶顯示裝置。
【背景技術】
[0002]TFT(Thin Film Transistor，薄膜晶體管)在施加灰階電壓時會產生漏電，從而導致LCD(Liquid Crystal Display，液晶顯示器)產生閃爍(Flicker)現象，并影響顯示效果。為了防止漏電引起的像素電極的灰階變化并改善或避免閃爍現象，需要LCD具有較大的存儲電容，但較大的存儲電容則需要較大尺寸的兩個極板，即陣列基板的公共電極和像素電極的尺寸較大，這無疑會降低像素的開口率。

【發明內容】

[0003]有鑒于此，本發明實施例提供一種陣列基板、液晶顯示面板及液晶顯示裝置，能夠增大存儲電容，改善閃爍現象，并確保像素開口率。
[0004]本發明實施例提供的一種陣列基板，包括襯底基材以及依次形成于襯底基材上的TFT、平坦層、公共電極、鈍化層以及像素電極，所述陣列基板還包括依次形成于公共電極和鈍化層之間的觸控絕緣層和金屬層，金屬層分別與像素電極以及TFT的漏極電連接，公共電極和像素電極通過夾持于兩者之間的觸控絕緣層、鈍化層絕緣重疊設置以形成陣列基板的第一存儲電容，金屬層和公共電極通過夾持于兩者之間的觸控絕緣層絕緣重疊設置以形成陣列基板的第二存儲電容。
[0005]其中，平坦層和觸控絕緣層開設有暴露漏極的第一接觸孔，金屬層通過第一接觸孔與漏極電連接;鈍化層開設有暴露金屬層的第二接觸孔，像素電極通過第二接觸孔與金屬層電連接。
[0006]其中，金屬層的一部分對應位于TFT所在區域的上方，金屬層的另一部分呈條狀設置且對應位于陣列基板的數據線的上方。
[0007]其中，TFT包括依次形成于襯底基材上的遮光金屬層、緩沖層、多晶硅半導體層、絕緣層、柵極、介質隔離層以及由源極和漏極形成的源漏電極層。
[0008]其中，陣列基板還包括與TFT的柵極同層間隔設置于絕緣層上的第一導電層，第一導電層位于漏極的下方，介質隔離層開設有暴露第一導電層的第三接觸孔，第一導電層通過第三接觸孔與漏極電連接;陣列基板還包括與遮光金屬層間隔設置于襯底基材上的第二導電層，第二導電層位于第一導電層的下方，緩沖層開設有暴露第二導電層的第四接觸孔，第二導電層通過第四接觸孔與多晶硅半導體層電連接，多晶硅半導體層和第一導電層通過夾持于兩者之間的絕緣層絕緣重疊設置，以形成陣列基板的MIS存儲電容。
[0009]其中，TFT包括依次形成于襯底基材上的柵極、絕緣層、多晶硅半導體層、介質隔離層以及由源極和漏極形成的源漏電極層。
[0010]其中，陣列基板還包括與TFT的源漏電極層同層間隔設置于介質隔離層上的第一導電層，第一導電層位于漏極的下方，介質隔離層開設有暴露第一導電層的第三接觸孔，第一導電層通過第三接觸孔與漏極電連接;陣列基板還包括與TFT的柵極間隔設置于襯底基材上的第二導電層，第二導電層位于第一導電層的下方，絕緣層開設有暴露第二導電層的第四接觸孔，第二導電層通過第四接觸孔與多晶硅半導體層電連接，多晶硅半導體層和第一導電層通過夾持于兩者之間的介質隔離層絕緣重疊設置，以形成陣列基板的MIS存儲電容。
[0011]其中，第二導電層橫跨陣列基板的有效顯示區域，并在有效顯示區域的外圍與公共電極電連接。
[0012]本發明實施例提供的一種液晶顯示面板，包括上述陣列基板。
[0013]本發明實施例提供的一種液晶顯示裝置，包括上述液晶顯示面板以及為所述液晶顯示面板提供背光的光源模組。
[0014]本發明的陣列基板、液晶顯示面板及液晶顯示裝置，設計在像素電極和公共電極之間增加一金屬層，并由該金屬層和像素電極形成第一存儲電容、和公共電極形成第二存儲電容，即形成雙存儲電容，從而增大存儲電容，改善因TFT漏電引起的閃爍現象，確保顯示效果，并且兩個存儲電容為雙層疊加設置，不會降低像素開口率。
【附圖說明】
[0015]圖1是本發明一實施例的液晶顯示面板的結構剖視圖；
[0016]圖2是圖1所示液晶顯示面板一實施例的像素結構示意圖；
[0017]圖3是圖2所示的像素結構的等效電路圖；
[0018]圖4是本發明第一實施例的陣列基板的像素區域的結構示意圖；
[0019]圖5是圖4所示像素區域沿A-A線的結構剖視圖；
[0020]圖6是本發明第二實施例的陣列基板的像素區域的結構剖視圖；
[0021 ]圖7是本發明第三實施例的陣列基板的像素區域的結構剖視圖；
[0022]圖8是圖7所示的MIS存儲電容的結構剖視圖；
[0023]圖9是圖8所示的MIS存儲電容的C-V曲線圖；
[0024]圖10是本發明第四實施例的陣列基板的像素區域的結構剖視圖；
[0025]圖11是本發明一實施例的液晶顯示裝置的結構剖視圖。
【具體實施方式】
[0026]圖1是本發明一實施例的液晶顯示面板的結構剖視圖。如圖1所示，本實施例的液晶顯示面板10包括相對間隔設置的彩膜基板(Color Filter Substrate，簡稱CF基板，又稱彩色濾光片基板)11和陣列基板(Thin Film Transistor Substrate，簡稱TFT基板，又稱薄膜晶體管基板或Array基板)12以及填充于兩基板之間的液晶(液晶分子)13，該液晶13位于陣列基板12和彩膜基板11疊加形成的液晶盒內。
[0027]結合圖2所示液晶顯示面板10的像素結構示意圖，陣列基板12包括沿列方向設置的多條數據線D、沿行方向設置的多條掃描線G以及由掃描線G和數據線D定義的多個像素區域P。其中，每一像素區域P連接對應的一條數據線D和一條掃描線G，各條掃描線G連接于柵極驅動器21以對各像素區域P提供掃描電壓，各條數據線D連接于源極驅動器22以對各像素區域P提供灰階電壓。進一步結合圖3所示的像素結構的等效電路圖，陣列基板12包括TFT、存儲電容Cst以及液晶電容Cl。，液晶電容Cl。由位于像素區域P的像素電極、液晶顯示面板1的公共電極以及位于兩者之間的液晶13形成。
[0028]根據液晶顯示面板10的顯示原理，通過為掃描線G輸入掃描電壓，位于同一行的TFT被同時打開，且在一定時間后位于下一行的TFT被同時打開，依次類推。由于每一行TFT打開的時間比較短，液晶電容Cl。充電控制液晶13偏轉的時間較短，很難達到液晶13的響應時間，存儲電容Cst便可以在TFT關閉后維持像素區域P的電壓，從而為液晶13響應提供時間。
[0029]與現有技術不同的是，本發明實施例的存儲電容Cst包括兩個存儲電容，即如圖5所示的第一存儲電容Cstl和第二存儲電容Cst2。
[0030]結合圖4和圖5所示，所述陣列基板12包括襯底基材120以及依次形成于襯底基材120上的各層結構:遮光金屬層Mo、緩沖層121、多晶娃半導體(polycrystalline silicon,P-Si)層122、絕緣層(Gate Insulat1n Layer,GI，又稱柵極絕緣層)123、第一金屬層Μι、介質隔離層(Interlayer dielectric isolat1n，ILD，又稱層間介質隔離)124、第二金屬層M2、平坦層(Planarizat1n Layer，PLN) 125、公共電極126、觸控絕緣層(Touch PanelInsulat1n Layer，TPIL)127、第三金屬層M3、純化層(Passivat1n Layer，PV層)128以及像素電極129。
[0031]其中，第二金屬層M2包括同層間隔設置于介質隔離層124上的第一區域ZjP第二區域Z2，第二金屬層M2、第一金屬層Ml、多晶娃半導體層122以及相互之間所夾持的絕緣層123、介質隔離層124形成陣列基板12的TFT。應該理解到，本發明實施例的陣列基板12還可以具有其他層結構，例如鈍化層128可以包括第一鈍化層1281和第二鈍化層1282，第一鈍化層1281形成并覆蓋公共電極126，并且其他各層結構之間的設置方式可參閱現有技術，此處不予以贅述。
[0032]第一金屬層Μι、第一區域?!和第二區域Z2的第二金屬層M2分別對應為TFT的柵極、源極和漏極。鑒于遮光金屬層Mo位于第一金屬層組的下方，且TFT的柵極位于多晶硅半導體層122的上方，本實施例的像素區域P可視為頂柵型像素設計。
[0033]在本實施例中，平坦層125和觸控絕緣層127開設有暴露TFT的漏極的第一接觸孔O1，第三金屬層M3通過第一接觸孔⑴與了?!1的漏極(第二區域Z2的第二金屬層M2)電連接;鈍化層128開設有暴露第三金屬層M3的第二接觸孔02，像素電極129通過第二接觸孔O2與第三金屬層M3電連接。公共電極126和像素電極129通過夾持于兩者之間的觸控絕緣層127和鈍化層128絕緣重疊設置，以形成第一存儲電容Cstl，第三金屬層M3和公共電極126通過夾持于兩者之間的觸控絕緣層127絕緣重疊設置，以形成第二存儲電容Cst2。
[0034]該第一存儲電容Cstl相當于現有技術的存儲電容，第二存儲電容Cst2為本實施例增加的存儲電容。也就是說，本發明實施例相當于在現有的像素電極和公共電極之間增加一金屬層M3,使得陣列基板具有雙存儲電容，從而能夠增大液晶顯示面板10的存儲電容，改善因TFT漏電引起的閃爍現象，確保顯示效果，并且兩個存儲電容為疊加設置，相比較于現有技術也不會降低像素開口率。
[0035]另外，參閱圖4和圖5，所增加的第三金屬層M3的一部分對應位于TFT的上方，另一部分呈條狀設置且對應位于陣列基板12的數據線D的上方，也不會降低像素開口率。并且，該另一部分的第三金屬層M3還可以替代黑矩陣(Black Matrix,BM)實現遮光。
[0036]進一步地，第三金屬層M3和第二金屬層跑之間設置有觸控絕緣層127，在蝕刻形成第三金屬層M3時，能夠防止第二金屬層跑受到蝕刻，從而能夠確保第三金屬層M3和第二金屬層跑電連接時的接觸電阻符合設計要求。其中，第三金屬層M3的材料可以與第二金屬層M2和第一金屬層Mi中的任何一個相同，也可以不相同。
[0037]本發明還提供有第二實施例的陣列基板，為便于描述與上述實施例區別，對其中相同結構元件進行相同標號。如圖6所示，本實施例與圖5所示實施例的不同之處在于，TFT包括依次形成于襯底基材120上的柵極(即第一金屬層祖)、絕緣層123、多晶硅半導體層122、介質隔離層124以及源極和漏極形成的源漏電極層，陣列基板12不設置遮光金屬層Mo以及緩沖層121，TFT的柵極設置于多晶硅半導體層122的下方，即本發明還適用于底柵型像素設計的陣列基板12。
[0038]圖7是本發明第三實施例的陣列基板的像素區域的結構剖視圖，為便于描述與上述實施例的不同之處，對于其中相同結構元件進行相同標號。如圖7所示，與圖4和圖5所示實施例的不同之處在于:
[0039]陣列基板12還包括與TFT的柵極同層間隔設置于絕緣層123上的第一導電層組(位于圖中所示第四區域Z4)，第一導電層施位于漏極的下方，介質隔離層124開設有暴露第一導電層M1的第三接觸孔03，第一導電層組通過第三接觸孔O3與漏極電連接;陣列基板還包括與遮光金屬層Mo間隔設置于襯底基材120上的第二導電層Mo(位于圖中所示第六區域Z6)，第二導電層Mo位于第一導電層見的下方，緩沖層121開設有暴露第二導電層Mo的第四接觸孔04，第二導電層Mo通過第四接觸孔O4與多晶硅半導體層122電連接，多晶硅半導體層122和第一導電層施通過夾持于兩者之間的絕緣層123絕緣重疊設置，以形成陣列基板12的MIS(MetalInsulator Semiconductor，金屬-絕緣體-半導體)存儲電容Cst3。
[0040]換言之，本實施例的第一金屬層Mi包括間隔設置的第三區域Z3和第四區域Z4，第三區域Z3的第一金屬層MATFT的柵極，第四區域Z4的第一金屬層M1為第一導電層M1，介質隔離層124開設有暴露第四區域Z4的第一金屬層M1的第三接觸孔O3，第四區域Z4的第一金屬層M1通過第三接觸孔O3與第二區域Z2的第二金屬層M2電連接，以從第二區域22的第二金屬層M2接收灰階電壓。本實施例的遮光金屬層Mo包括間隔設置的第五區域Z5和第六區域Z6，第五區域Z5位于第三區域Z3的下方，第六區域Z6位于第四區域Z4的下方，緩沖層121形成有第四接觸孔04，多晶硅半導體層122通過第四接觸孔O4與第六區域Z6的遮光金屬層Mo電連接，第六區域Z6的遮光金屬層Mo橫跨陣列基板12的有效顯示區域(Active Area,AA)，并在有效顯示區域的外圍與公共電極126連接，以從公共電極126接收公共電壓。
[0041]在本實施例中，多晶硅半導體層122和第四區域Z4的第一金屬層組通過夾持于兩者之間的絕緣層123絕緣重疊設置，形成陣列基板12的MIS存儲電容Cst3，能夠進一步增大陣列基板12的存儲電容。
[0042]結合圖8所示，當第一導電層Mi—側接收負性灰階電壓時，多晶硅半導體層122中的P-Si會聚集形成空穴421，當第一導電層Mi接收的灰階電壓由負性變為正性時，空穴421所在區域會形成耗盡層422，即在P-Si的上層會形成耗盡層422，該耗盡層422能夠降低MIS存儲電容Cst3的電容量。也就是說，本實施例的MIS存儲電容Cst3相當于一個可變電容器，進一步結合圖9所示的C-V(電容量-灰階電壓)曲線，當灰階電壓為負性時，MIS存儲電容Cst3的電容量為C1,當灰階電壓為正性時，MIS存儲電容Cst3的電容量為C2 = C1^CoACdCo),其中Co為耗盡層422與第一導電層Mi之間的電容量，可知COC2,即MIS存儲電容Cst3在接收負性灰階電壓時的電容量大于接收正性灰階電壓時的電容量。由于灰階電壓為負性時TFT的漏電較大，本發明實施例增加MIS存儲電容Cst3的電容量，則會降低TFT的漏電，從而改善TFT漏電的影響，即降低MIS存儲電容Cst3在接收正負性灰階電壓時的電容量差值，進一步改善閃爍現象的發生，確保顯示效果。
[0043]本發明還提供有第四實施例的陣列基板，為便于描述與上述實施例區別，對其中相同結構元件進行相同標號。如圖10所示，本實施例與圖6所示實施例的不同之處在于:
[0044]陣列基板12還包括與TFT的源漏電極層同層間隔設置于介質隔離層124上的第一導電層M2(第二區域辦的第二金屬層M2的位于介質隔離層124中的部分)，第一導電層M2位于漏極的下方，介質隔離層124開設有暴露第一導電層跑的第三接觸孔03，第一導電層M2通過第三接觸孔O3與漏極電連接;陣列基板12還包括與TFT的柵極間隔設置于襯底基材120上的第二導電層M1(位于圖中所示第四區域Z4的第一金屬層M1)，第二導電層組位于第一導電層M2的下方，絕緣層123開設有暴露第二導電層組的第四接觸孔04，第二導電層M1通過第四接觸孔O4與多晶硅半導體層122電連接，多晶硅半導體層122和第一導電層M2通過夾持于兩者之間的介質隔離層124絕緣重疊設置，以形成陣列基板12的MIS存儲電容Cst3。
[0045]換言之，本實施例的第二區域辦的第二金屬層跑還包括位于介質隔離層124中的部分，第一金屬層Mi包括間隔設置的第三區域Z3和第四區域Z4，第三區域Z3的第一金屬層Mi為TFT的柵極，絕緣層123開設有暴露第四區域Z4的第一金屬層M1的第四接觸孔04，第四區域Z4的第一金屬層施通過第四接觸孔O4與多晶硅半導體層122電連接，多晶硅半導體層122和第二區域Z2的第二金屬層M2通過夾持于兩者之間的介質隔離層124絕緣重疊設置，形成陣列基板12的MIS存儲電容Cst3。其中TFT的柵極設置于多晶硅半導體層122的下方，即本發明還適用于底柵型像素設計的陣列基板12。
[0046I 本發明實施例還提供一種如圖11所示的液晶顯示裝置110，該液晶顯示裝置110包括上述液晶顯示面板10以及為液晶顯示面板10提供光線的光源模組111，該液晶顯示面板10可以采用FFS(Fringe Field Switching,邊緣場開關)技術。由于該液晶顯示裝置110也具有陣列基板12的上述設計，因此亦具有相同的有益效果。
[0047]需要說明，以上所述僅為本發明的實施例，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，例如各實施例之間技術特征的相互結合，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護范圍內。
【主權項】
1.一種陣列基板，包括襯底基材以及依次形成于所述襯底基材上的TFT、平坦層、公共電極、鈍化層以及像素電極，其特征在于，所述陣列基板還包括依次形成于所述公共電極和所述鈍化層之間的觸控絕緣層和金屬層，所述金屬層分別與所述像素電極以及所述TFT的漏極電連接，所述公共電極和所述像素電極通過夾持于兩者之間的觸控絕緣層、鈍化層絕緣重疊設置以形成所述陣列基板的第一存儲電容，所述金屬層和所述公共電極通過夾持于兩者之間的觸控絕緣層絕緣重疊設置以形成所述陣列基板的第二存儲電容。2.根據權利要求1所述的陣列基板，其特征在于，所述平坦層和所述觸控絕緣層開設有暴露所述漏極的第一接觸孔，所述金屬層通過所述第一接觸孔與所述漏極電連接;所述鈍化層開設有暴露所述金屬層的第二接觸孔，所述像素電極通過所述第二接觸孔與所述金屬層電連接。3.根據權利要求2所述的陣列基板，其特征在于，所述金屬層的一部分對應位于所述TFT所在區域的上方，所述金屬層的另一部分呈條狀設置且對應位于所述陣列基板的數據線的上方。4.根據權利要求2所述的陣列基板，其特征在于，所述TFT包括依次形成于所述襯底基材上的遮光金屬層、緩沖層、多晶硅半導體層、絕緣層、柵極、所述介質隔離層以及由源極和漏極形成的源漏電極層。5.根據權利要求4所述的陣列基板，其特征在于， 所述陣列基板還包括與所述TFT的柵極同層間隔設置于所述絕緣層上的第一導電層，所述第一導電層位于所述漏極的下方，所述介質隔離層開設有暴露所述第一導電層的第三接觸孔，所述第一導電層通過所述第三接觸孔與所述漏極電連接； 所述陣列基板還包括與所述遮光金屬層間隔設置于所述襯底基材上的第二導電層，所述第二導電層位于所述第一導電層的下方，所述緩沖層開設有暴露所述第二導電層的第四接觸孔，所述第二導電層通過所述第四接觸孔與所述多晶硅半導體層電連接，所述多晶硅半導體層和所述第一導電層通過夾持于兩者之間的絕緣層絕緣重疊設置，以形成所述陣列基板的MIS存儲電容。6.根據權利要求2所述的陣列基板，其特征在于，所述TFT包括依次形成于所述襯底基材上的柵極、絕緣層、多晶硅半導體層、所述介質隔離層以及由源極和漏極形成的源漏電極層。7.根據權利要求6所述的陣列基板，其特征在于， 所述陣列基板還包括與所述TFT的源漏電極層同層間隔設置于所述介質隔離層上的第一導電層，所述第一導電層位于所述漏極的下方，所述介質隔離層開設有暴露所述第一導電層的第三接觸孔，所述第一導電層通過所述第三接觸孔與所述漏極電連接； 所述陣列基板還包括與所述TFT的柵極間隔設置于所述襯底基材上的第二導電層，所述第二導電層位于所述第一導電層的下方，所述絕緣層開設有暴露所述第二導電層的第四接觸孔，所述第二導電層通過所述第四接觸孔與所述多晶硅半導體層電連接，所述多晶硅半導體層和所述第一導電層通過夾持于兩者之間的所述介質隔離層絕緣重疊設置，以形成所述陣列基板的MIS存儲電容。8.根據權利要求5或7所述的陣列基板，其特征在于，所述第二導電層橫跨所述陣列基板的有效顯示區域，并在所述有效顯示區域的外圍與所述公共電極電連接。9.一種液晶顯示面板，其特征在于，所述液晶顯示面板包括權利要求1-8任意一項所述的陣列基板。10.—種液晶顯示裝置，其特征在于，所述液晶顯示裝置包括液晶顯示面板以及為所述液晶顯示面板提供背光的光源模組，其特征在于，所述液晶顯示面板為權利要求9所述的液晶顯不面板D
【文檔編號】G02F1/1362GK105977261SQ201610367097
【公開日】2016年9月28日
【申請日】2016年5月27日
【發明人】馬亮
【申請人】武漢華星光電技術有限公司