電子封裝結構的制作方法
【專利摘要】一種電子封裝結構，包括：一絕緣層、一埋設于該絕緣層中且具有外露于該絕緣層的感應區的電子元件、以及設于該絕緣層上并電性連接該電子元件的一第一線路層，藉以降低整體結構封裝的厚度。
【專利說明】
電子封裝結構
技術領域
[0001]本發明涉及一種電子封裝結構，尤指一種能薄型化的電子封裝結構。
【背景技術】
[0002]隨著電子產業的發達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術也隨之開發出不同的封裝型態。
[0003]目前應用于感測器元件或相機鏡頭的電子元件大都仍采用打線(Wirebonding)封裝型式、或晶片直接板上封裝(Chip On Board，簡稱COB)型式。
[0004]如圖1A所示，現有打線型封裝結構I包括:一基板10、一電子元件13以及一封裝膠體18。
[0005]所述的基板10于上、下側設有第一線路層11與第二線路層12，且通過形成于其中的通孔或盲孔型導電體14電性連接該第一與第二線路層11，12，并于上、下側形成第一絕緣保護層16與第二絕緣保護層17，以令部分該第一與第二線路層11，12外露于該第一與第二絕緣保護層16，17，且令多個導電元件15形成于該第二線路層12上。
[0006]所述的電子元件13為感測器元件，其形成于該基板10上側并通過多個金線130電性連接該第一線路層11，且該電子元件13的上表面具有一感應區131以作為指紋辨識之用。
[0007]所述的封裝膠體18形成于該基板10上側并包覆該電子元件13與多個金線130。
[0008]于現有打線型封裝結構I中，該封裝膠體18覆蓋該感應區131上的有效感應的厚度d需極薄(否則無法感測)，因而需極高的精度。
[0009]然而，該金線130具有一定的拉高線弧，且模封制程需具有足夠高度以使該封裝膠體18均勻覆蓋該電子元件13，導致難以控制該封裝膠體18的極薄厚度，以致于該打線型封裝結構I無法達到薄化的需求。
[0010]圖1B為現有COB型封裝結構I’的剖面示意圖。如圖1B所示，該COB型封裝結構I’包括:一基板10’、一相機鏡頭的IC電子元件13、一透光件19以及一封裝膠體18，且該基板10’可參考圖1A所示的構造。
[0011]所述的電子元件13形成于該基板10’上側并通過多個金線130電性連接該基板10’，且該電子元件13的上表面具有一感應區131以作為光感應之用。
[0012]所述的透光件19通過多個支撐件190形成于該電子元件13的上表面并遮蓋該感應區131。
[0013]所述的封裝膠體18為非透光材，其形成于該基板10上側并包覆該透光件19、電子元件13與多個金線130，且該透光件19的上表面外露于該封裝膠體18。
[0014]于現有COB型封裝結構I’中，相機鏡頭需薄型化。惟，該電子元件13需粘貼于該基板10’上，且該透光件19需通過多個支撐件190設于該電子元件13上，使得該COB型封裝結構I’的整體厚度不易薄型化。
[0015]為了解決上述問題，遂有應用半導體的娃穿孔(Through Silicon Via，簡稱TSV)技術進行封裝。如圖1C所示，現有光感應封裝結構I”包括:一硅基板10”以及一透光件19，。
[0016]所述的硅基板10”于上、下側設有第一線路層11與第二線路層12，且通過形成于其中的導電硅穿孔100電性連接該第一線路層11與第二線路層12，并于上側形成感應區131，而下側形成絕緣保護層17’，以令部分該第二線路層12外露于該絕緣保護層17’，且令多個導電元件15形成于該第二線路層12的外露表面上。
[0017]所述的透光件19’通過粘著層190’形成于該硅基板10”上側并遮蓋該感應區131。
[0018]然而，現有光感應封裝結構I”中，因制作導電硅穿孔100的成本昂貴、整合難度高、技術難度高，尤其是應用于感測器元件或相機鏡頭的電子元件均為高成本。
[0019]因此，如何克服上述現有技術的種種問題，實已成為目前業界亟待克服的難題。

【發明內容】

[0020]鑒于上述現有技術的種種缺失，本發明為提供一種電子封裝結構，藉以降低整體結構的厚度。
[0021]本發明的電子封裝結構包括:一絕緣層，其具有相對的第一表面與第二表面；一電子元件，其埋設于該絕緣層中，且具有外露于該絕緣層的第一表面的至少一感應區及多個電極墊；以及一第一線路層，其設于該絕緣層的第一表面上并接觸所述多個電極墊以電性連接該電子元件，且該第一線路層未遮蓋該感應區。
[0022]前述的電子封裝結構中，還包括一第二線路層，其結合于該絕緣層的第二表面并電性連接該第一線路層。又包括一絕緣保護層，其設于該絕緣層的第二表面與該第二線路層上，例如該絕緣保護層外露部分該第二線路層。或者，該第二線路層可接觸或未接觸該電子元件。
[0023]前述的電子封裝結構中，還包括一絕緣保護層，其設于該絕緣層的第一表面與該第一線路層上，且該絕緣保護層未遮蓋該感應區，例如該絕緣保護層外露部分該第一線路層。
[0024]本發明另提供一種電子封裝結構，其包括:一絕緣層，其具有相對的第一表面與第二表面；一電子元件，其埋設于該絕緣層中，且具有外露于該絕緣層的第一表面的至少一感應區及多個電極墊；一第一線路層，其設于該絕緣層的第一表面上并接觸所述多個電極墊以電性連接該電子元件，且該第一線路層未遮蓋該感應區；以及一絕緣保護層，其遮蓋該感應區。
[0025]前述的電子封裝結構中，還包括一第二線路層，其結合于該絕緣層的第二表面并電性連接該第一線路層。又包括另一絕緣保護層，其設于該絕緣層的第二表面與該第二線路層上。該另一絕緣保護層外露部分該第二線路層。或者，該第二線路層可接觸或未接觸該電子元件。
[0026]前述的電子封裝結構中，該絕緣保護層還設于該絕緣層的第一表面與該第一線路層上，例如該絕緣保護層外露部分該第一線路層。
[0027]前述的兩種電子封裝結構中，還包括多個導電柱體，其埋設于該絕緣層中并電性連接該第一線路層與該第二線路層。
[0028]前述的兩種電子封裝結構中，還包括設于該絕緣層的第二表面上的多個導電元件。
[0029]前述的兩種電子封裝結構中，還包括一線路增層結構，其設于該絕緣層的第二表面上并電性連接該第一線路層。
[0030]前述的兩種電子封裝結構中，還包括一透光件，其遮蓋于該電子元件的感應區上。
[0031]由上可知，本發明的電子封裝結構，主要通過將該電子元件嵌埋于該絕緣層中，且該第一線路層電性連接該電子元件，所以于制作時，無需考量現有打線的線弧或封裝膠體的厚度，因而容易控制該絕緣層的厚度，以達到更好均勻性及更薄的厚度。
【附圖說明】
[0032]圖1A為現有打線型封裝結構的剖面示意圖；
[0033]圖1B為現有COB型封裝結構的剖面示意圖；
[0034]圖1C為現有光感應封裝結構的剖面示意圖；
[0035]圖2A至圖2E為本發明的電子封裝結構的第一實施例的各種實施例的剖視示意圖；其中，圖2A’及圖2B’為圖2A及圖2B的另一方式；
[0036]圖3A至圖3C為本發明的電子封裝結構的第二實施例的各種實施例的剖視示意圖；其中，圖3A’及圖3B’為圖3A及圖3B的另一方式；以及
[0037]圖4A及圖4B為本發明的電子封裝結構的第三實施例的各種實施例的剖視示意圖。
[0038]其中，附圖標記說明如下:
[0039]I打線型封裝結構
[0040]I’COB型封裝結構
[0041]I”光感應封裝結構
[0042]10，10’ 基板
[0043]10” 硅基板
[0044]100導電硅穿孔
[0045]11,21 第一線路層
[0046]12，22 第二線路層
[0047]13，23 電子元件
[0048]130金線
[0049]131，231 感應區
[0050]14通孔或盲孔型導電體
[0051]15,25導電元件
[0052]16，26，26’第一絕緣保護層
[0053]17，27第二絕緣保護層
[0054]17’絕緣保護層
[0055]18封裝膠體
[0056]19，19’，40透光件
[0057]190支撐件
[0058]190’粘著層
[0059]2a_2e, 3a_3c, 4a_4b 電子封裝結構
[0060]20第一絕緣層[0061 ]20a第一表面
[0062]20b第二表面
[0063]200第二絕緣層
[0064]23a作用面
[0065]23b非作用面
[0066]230電極墊
[0067]24，302導電柱體
[0068]260第一開孔
[0069]270第二開孔
[0070]30線路增層結構
[0071]300介電層
[0072]301線路層
[0073]d厚度。
【具體實施方式】
[0074]以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。
[0075]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用于配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用于限定本發明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“第一”、“第二”、及“一”等用語，也僅為便于敘述的明了，而非用于限定本發明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發明可實施的范疇。
[0076]圖2A至圖2E為本發明的電子封裝結構2a_2e的第一實施例的各種實施例的剖視示意圖。本實施例的電子封裝結構2a_2e可應用于例如指紋辨識或影像傳感器的產品等。
[0077]如圖2A所示，該電子封裝結構2a包括:一第一絕緣層20、一第二絕緣層200、一電子元件23、一導電柱體24以及一第一線路層21和一第二線路層22。
[0078]所述的第一絕緣層20具有相對的第一表面20a與第二表面20b。于本實施例中，該第一絕緣層20為例如鑄模化合物(molding compound)、介電材料(dielectricmaterial)、如環氧樹脂(Epoxy)、聚酰亞胺(Polyimide，簡稱PI)、其它感光或非感光性材料等的有機樹脂，且于該第一絕緣層20的第一表面20a上可依需求形成一材質相同或不同于該第一絕緣層20的第二絕緣層200。另外，該第一絕緣層20與該第二絕緣層200可同時形成。
[0079]所述的電子元件23埋設于該第一絕緣層20中。于本實施例中，該電子元件23為感測器元件，例如半導體晶片結構，其具有一作用面23a與相對該作用面23a的非作用面23b，該作用面23a上具有一如光感區或指紋感應的感應區231與多個電極墊230，以令該感應區231與多個電極墊230外露于該第一絕緣層20的第一表面20a。
[0080]因該電子元件23嵌埋于該第一絕緣層20中，所以于制作時，無需制作現有封裝膠體，因而能降低整體結構的厚度。
[0081]所述的第一線路層21設于該第一絕緣層20的第一表面20a上并接觸多個電極墊230以電性連接該電子元件23，且該第一線路層21未遮蓋該感應區231。于本實施例中，是以圖案化制程的電鍍、沉積或蝕刻方式形成如銅材的第一線路層21。
[0082]于本實施例中，所述的電子封裝結構2a還包括一第二線路層22，其結合于該第一絕緣層20的第二表面20b。例如，該第二線路層22自該第二表面20b嵌埋于該第一絕緣層20中，其中，該第二線路層22的表面可齊平或略低于該第一絕緣層20的第二表面20b ;或者，該第二線路層22也可設于該第一絕緣層20的第二表面20b之上。
[0083]此外，是以圖案化制程的電鍍、沉積或蝕刻方式形成如銅材的第二線路層22。
[0084]又，部分該第二線路層22可還接觸該電子元件23的非作用面23b，以供該電子元件23散熱。
[0085]另外，所述的電子封裝結構2a還包括多個導電柱體24，其埋設于該第一絕緣層20中并電性連接該第一線路層21，使該第二線路層22通過多個導電柱體24電性連接該第一線路層21，但該第一線路層21并未電性導通至該電子元件23的非作用面23b。
[0086]于另一實施例中，如圖2A’所示，該第二線路層22并未接觸該電子元件23的非作用面23b，也就是該第二線路層22與該電子元件23的非作用面23b之間具有該第一絕緣層20，且該第一線路層21、多個導電柱體24與該第二線路層22的導電路徑延伸至該電子元件23的非作用面23b下方。
[0087]因以該第一線路層21直接電性連接該電子元件23，所以無需以打線方式電性連接該電子元件23與該第一線路層21，因而有利于降低整體結構的厚度。
[0088]如圖2B所示，其為對應圖2A的結構，所述的電子封裝結構2b還包括設于該第一絕緣層20的第二表面20b上的多個導電元件25。具體地，多個導電元件25設于該第二線路層22上以電性連接該第二線路層22。
[0089]于本實施例中，多個導電元件25為各種實施例，如焊球、焊錫凸塊、銅凸塊等，并無特別限制。
[0090]于另一方式中，如圖2B’所示，其為對應圖2A’的結構，該第二線路層22并未接觸該電子元件23的非作用面23b，也就是該第二線路層22與該電子元件23的非作用面23b之間具有該第一絕緣層20。
[0091]如圖2C所示，其為對應圖2B的結構，所述的電子封裝結構2c還包括一第一絕緣保護層26’，其設于該第一絕緣層20的第一表面20a與該第一線路層21上，且該第一絕緣保護層26’未遮蓋該感應區231。例如，該第一絕緣保護層26’為介電材料。
[0092]此外，該電子封裝結構2c也可不形成該第二線路層22，使多個導電元件25可直接接觸地設于該導電柱體24上。
[0093]如圖2D所示的電子封裝結構2d，為依圖2B及圖2C的另一實施例，該第一絕緣保護層26為介電層或防焊層(solder mask)，且該第一絕緣保護層26外露部分該第一線路層
21。例如，該第一絕緣保護層26具有多個第一開孔260，以令部分該第一線路層21外露于各該第一開孔260 ;或者(未圖示)，可令該第一絕緣保護層的表面齊平該第一線路層的表面，使該第一絕緣保護層外露該第一線路層的頂面。
[0094]又，所述的電子封裝結構2d還包括一第二絕緣保護層27，其設于該第一絕緣層20的第二表面20b與該第二線路層22上。例如，該第二絕緣保護層27為介電層或防焊層(solder mask)。
[0095]另外，該第二絕緣保護層27外露部分該第二線路層22，以供結合多個導電元件
25。例如，該第二絕緣保護層27具有多個第二開孔270，以令部分該第二線路層22外露于各該第二開孔270 ;或者(未圖示)，可令該第二絕緣保護層的表面齊平該第二線路層的表面，使該第二絕緣保護層外露該第二線路層的頂面，以結合多個導電元件。
[0096]如圖2E所示的電子封裝結構2e，依圖2C及圖2D的另一實施例，該第一絕緣保護層26’遮蓋該感應區231，以密封該感應區231。
[0097]圖3A至圖3C為本發明的電子封裝結構3a_3c的第二實施例的各種實施例的剖視示意圖。本實施例與第一實施例的差異在于多層線路的設計，其它構造大致相同，所以以下詳述差異處，而不贅述相同處。
[0098]如圖3A及圖3A’所示，其為對應圖2A及圖2A’的結構，該電子封裝結構3a還包括一線路增層結構30，其設于該第一絕緣層20的第二表面20b上并通過該第二線路層22與多個導電柱體24電性連接至該第一線路層21。
[0099]于本實施例中，該線路增層結構30具有至少一介電層300及設于該介電層300上的線路層301，且該線路層301通過設于該介電層300中的導電柱體302電性連接該第二線路層22。
[0100]此外，該線路層301外露于該介電層300，以供結合多個導電元件25。
[0101]如圖3B及圖3B’所示，其為對應圖2B及圖2B’所示的結構，該電子封裝結構3b可依照圖2C或圖2D的構造的任一技術特征作變化。舉例而言，依圖2C的其中一技術特征，將如介電層或防焊層的第一絕緣保護層26設于該第一絕緣層20的第一表面20a與該第一線路層21上，且該第一絕緣保護層26未遮蓋該感應區231。
[0102]如圖3C所示的電子封裝結構3c，其為對應圖2E所示的結構，即如介電材的第一絕緣保護層26’遮蓋該感應區231。
[0103]圖4A及圖4B為本發明的電子封裝結構4a，4b的第三實施例的各種實施例的剖視示意圖。本實施例與上述兩實施例的差異在于本實施例的電子封裝結構4a，4b應用于相機鏡頭，例如新增透光件40的設計，其它構造大致相同，所以以下詳述差異處，而不贅述相同處。
[0104]如圖4A及圖4B所示，以圖2D及圖3B為例，該電子封裝結構4a，4b還包括一透光件40，例如鏡片或玻璃，其遮蓋于該電子元件23的感應區231上。例如，該透光件40粘貼于該第一絕緣保護層26上，而無需制作現有支撐件，所以能降低整體結構的厚度。
[0105]于本實施例中，如圖4A所示的電子封裝結構4a，該第一絕緣保護層26的表面為齊平該第一線路層21的表面。
[0106]或者，如圖4B所示的電子封裝結構4b，該第一絕緣保護層26為包覆該第一線路層
21ο
[0107]綜上所述，本發明的電子封裝結構2a_2e，3a_3c，4a_4b主要通過將該電子元件23嵌埋于該第一絕緣層20中，且該第一線路層21電性連接該電子元件23，所以于制作時，無需考量打線的線弧或封裝膠體的厚度，因而容易控制該第一絕緣層20的厚度，以達到更好均勻性及更薄的厚度。
[0108]此外，因采用非半導體制程加工，所以能降低制作成本。
[0109]又，該電子封裝結構2a_2e，3a_3c，4a_4b易于隨產品需求而調整結構及設計，所以其設計彈性佳。
[0110]另外，上述實施例適用于平面網格陣列封裝(Land Grid Array，簡稱LGA)或球柵陣列封裝(Ball Grid Array，簡稱 BGA)。
[0111]上述實施例僅用于例示性說明本發明的原理及其功效，而非用于限制本發明。任何本領域技術人員均可在不違背本發明的精神及范疇下，對上述實施例進行修改。因此本發明的權利保護范圍，應如權利要求書所列。
【主權項】
1.一種電子封裝結構，其特征在于，該電子封裝結構包括: 一絕緣層，其具有相對的第一表面與第二表面； 一電子元件，其埋設于該絕緣層中，且具有外露于該絕緣層的第一表面的至少一感應區及多個電極墊；以及 一第一線路層，其設于該絕緣層的第一表面上并接觸所述多個電極墊以電性連接該電子元件，且該第一線路層未遮蓋該感應區。2.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括一第二線路層，其結合于該絕緣層的第二表面并電性連接該第一線路層。3.根據權利要求2所述的電子封裝結構，其特征在于，該電子封裝結構還包括一絕緣保護層，其設于該絕緣層的第二表面與該第二線路層上。4.根據權利要求3所述的電子封裝結構，其特征在于，該絕緣保護層外露部分該第二線路層。5.根據權利要求2所述的電子封裝結構，其特征在于，該第二線路層接觸該電子元件。6.根據權利要求2所述的電子封裝結構，其特征在于，該第二線路層未接觸該電子元件。7.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括多個導電柱體，其埋設于該絕緣層中并電性連接該第一線路層。8.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括設于該絕緣層的第二表面上的多個導電元件。9.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括一絕緣保護層，其設于該絕緣層的第一表面與該第一線路層上，且該絕緣保護層未遮蓋該感應區。10.根據權利要求9所述的電子封裝結構，其特征在于，該絕緣保護層外露部分該第一線路層。11.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括一線路增層結構，其設于該絕緣層的第二表面上并電性連接該第一線路層。12.根據權利要求1所述的電子封裝結構，其特征在于，該電子封裝結構還包括一透光件，其遮蓋于該電子元件的感應區上。13.一種電子封裝結構，其特征在于，該電子封裝結構包括: 一絕緣層，其具有相對的第一表面與第二表面； 一電子元件，其埋設于該絕緣層中，且具有外露于該絕緣層的第一表面的至少一感應區及多個電極墊； 一第一線路層，其設于該絕緣層的第一表面上并接觸所述多個電極墊以電性連接該電子元件，且該第一線路層未遮蓋該感應區；以及 一絕緣保護層，其遮蓋該感應區。14.根據權利要求13所述的電子封裝結構，其特征在于，該電子封裝結構還包括一第二線路層，其結合于該絕緣層的第二表面并電性連接該第一線路層。15.根據權利要求14所述的電子封裝結構，其特征在于，該電子封裝結構還包括另一絕緣保護層，其設于該絕緣層的第二表面與該第二線路層上。16.根據權利要求15所述的電子封裝結構，其特征在于，該另一絕緣保護層外露部分該第二線路層。17.根據權利要求14所述的電子封裝結構，其特征在于，該第二線路層接觸該電子元件。18.根據權利要求14所述的電子封裝結構，其特征在于，該第二線路層未接觸該電子元件。19.根據權利要求13所述的電子封裝結構，其特征在于，該電子封裝結構還包括多個導電柱體，其埋設于該絕緣層中并電性連接該第一線路層。20.根據權利要求13所述的電子封裝結構，其特征在于，該電子封裝結構還包括設于該絕緣層的第二表面上的多個導電元件。21.根據權利要求13所述的電子封裝結構，其特征在于，該絕緣保護層還設于該絕緣層的第一表面與該第一線路層上。22.根據權利要求21所述的電子封裝結構，其特征在于，該絕緣保護層外露部分該第一線路層。23.根據權利要求13所述的電子封裝結構，其特征在于，該電子封裝結構還包括一線路增層結構，其設于該絕緣層的第二表面上并電性連接該第一線路層。24.根據權利要求13所述的電子封裝結構，其特征在于，該電子封裝結構還包括一透光件，其遮蓋于該電子元件的感應區上。
【文檔編號】H01L23/12GK105845635SQ201510022806
【公開日】2016年8月10日
【申請日】2015年1月16日
【發明人】胡竹青, 許詩濱
【申請人】恒勁科技股份有限公司