半導體結構的形成方法
【技術領域】
[0001] 本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。
【背景技術】
[0002] 微機電系統（MEMS,Micro-Electro-MechanicalSystem)是一種先進的制造技術 平臺。它是以半導體制造技術為基礎發展起來的。MEMS技術采用了半導體技術中的光刻、 腐蝕、薄膜等一系列的現有技術和材料，隨著半導體技術的不斷發展，微機電系統也得到了 迅速發展。
[0003]MEMS振蕩器由于其集成度高，性能穩定，得到了廣泛的發展和應用。
[0004] 在形成MEMS振蕩器的過程中，會形成如圖1所述的半導體結構。
[0005] 請參考圖1，所述半導體結構包括：基底10、位于基底10上覆蓋部分基底10的第 一材料層21、覆蓋基底10以及第一材料層21側壁的第二材料層22,位于第二材料層22表 面且與所述第一材料層21表面齊平的第三材料層23。
[0006] 所述第一材料層21和第三材料層23的材料為SiGe，所述第二材料層22的材料為 Ge〇
[0007] 在形成所述MEMS振蕩器的過程中，需要去除所述第一材料層21以及位于所述第 一材料層21兩側側壁表面的部分第二材料層22,保留所述第三材料層23以及位于第三材 料層23下方的第二材料層22。
[0008] 請參考圖2,形成覆蓋所述第三材料層23表面的掩膜層31。形成所述掩膜層31 的方法包括：在所述第三材料層23、第二材料層22和第一材料層21表面形成掩膜材料層 之后，在所述掩膜材料層表面形成圖形化光刻膠層32,以所述圖形化光刻膠層32為掩膜刻 蝕所述掩膜材料層，形成掩膜層31，所述掩膜層31暴露出第一材料層21及所述第一材料層 21側壁表面的第二材料層22的表面。
[0009] 請參考圖3,以所述掩膜層31為掩膜，刻蝕所述第一材料層21 (請參考圖2)和所 述第一材料層21側壁表面的第二材料層22 (請參考圖2)，形成凹槽33。現有技術在刻蝕 過程中，所述第二材料層22的刻蝕速率大于第一材料層21的刻蝕速率，所以容易對第三材 料層23下方的第二材料層22造成過刻蝕，使得部分第三材料層23懸空，導致所述第三材 料層23容易倒塌。在后續的清洗過程中，對所述第三材料層23下方的第二材料層22還會 造成進一步的腐蝕，使得所述第三材料層23會發生剝離等問題，影響最終形成的MEMS振蕩 器的性能。

【發明內容】

[0010] 本發明解決的問題是提供一種半導體結構的形成方法，提高形成的半導體結構的 性能。
[0011]為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底，所述 基底上形成有覆蓋部分基底的第一材料層、覆蓋至少部分基底表面以及第一材料層側壁表 面的第二材料層、位于所述第二材料層表面的第三材料層，所述第三材料層的表面與第一 材料層的表面齊平；在所述第一材料層、第二材料層和第三材料層表面形成具有第一開口 的掩膜層，所述第一開口暴露出第一材料層表面以及覆蓋第一材料層側壁的第二材料層的 部分表面；沿所述第一開口刻蝕部分厚度的第一材料層和第二材料層，所述第二材料層的 刻蝕速率大于第一材料層的刻蝕速率；刻蝕所述掩膜層，使第一開口的寬度增加，形成第二 開口，所述第二開口完全暴露出剩余的第一材料層和所述第一材料層側壁表面的第二材料 層；沿所述第二開口刻蝕剩余的第一材料層和第二材料層至基底表面，形成凹槽，所述凹槽 兩側的第三材料層和第二材料層的側壁齊平。
[0012] 可選的，所述第一開口暴露出的第二材料層的表面寬度為第一材料層側壁表面的 第二材料層的總厚度的2/5~3/5。
[0013] 可選的，所述第一開口暴露出的第二材料層的表面寬度為1800A~2200A。
[0014] 可選的，根據權利要求1所述的半導體結構的形成方法，其特征在于，沿第一開口 刻蝕部分厚度的第一材料層和第二材料層之后，刻蝕后的第一材料層的厚度為刻蝕前的第 一材料層厚度的1/2~7/10。
[0015] 可選的，沿第一開口刻蝕部分厚度的第一材料層和第二材料層之后，刻蝕后的部 分第二材料層的厚度為刻蝕前的第二材料層厚度的3/10~1/2。
[0016] 可選的，所述第一材料層的材料與第二材料層的材料不同。
[0017] 可選的，所述第一材料層的材料為SiGe，第二材料層的材料為Ge。
[0018] 可選的，采用干法刻蝕工藝刻蝕所述第一材料層和第二材料層。
[0019] 可選的，所述干法刻蝕工藝采用HBr和Cl2的混合氣體作為刻蝕氣體，02作為緩沖 氣體，其中HBr的流量為135sccm~165sccm，Cl2的流量為lOOsccm~140sccm，02的流量 為 5sccm~15sccm，壓強為 5mTorr~15mTorr，功率為 450W~550W，溫度為 50°C~80°C， 偏置電壓為225V~250V。
[0020] 可選的，所述掩膜層的材料為氧化硅、氮化硅、氮氧化硅或無定形碳。
[0021] 可選的，形成所述掩膜層的方法包括：在所述第一材料層、第二材料層和第三材料 層表面形成掩膜材料層；在所述掩膜材料層表面形成第一圖形化光刻膠層；以所述第一圖 形化光刻膠層為掩膜，刻蝕所述掩膜材料層，形成具有第一開口的掩膜層；去除所述第一圖 形化光刻膠層。
[0022] 可選的，形成所述第二開口的方法包括：在所述掩膜層表面形成第二圖形化光刻 膠層，所述第二圖形化光刻膠層暴露出第一材料層及所述第一材料層側壁上的第二材料層 表面的部分掩膜層；以所述第二圖形化光刻膠層為掩膜，刻蝕所述掩膜層，形成第二開口。
[0023] 可選的，在沿第一開口刻蝕部分厚度的第一材料層和第二材料層之前，在所述掩 膜層表面形成第二圖形化光刻膠層。
[0024] 可選的，在沿第一開口刻蝕部分厚度的第一材料層和第二材料層之后，在所述掩 膜層表面形成第二圖形化光刻膠層。
[0025] 可選的，所述第三材料層的材料與第一材料層的材料相同。
[0026] 可選的，所述第三材料層的材料為SiGe。
[0027] 與現有技術相比，本發明的技術方案具有以下優點：
[0028] 本發明的技術方案中，在基底表面的第一材料層、第二材料層和第三材料層表面 形成具有第一開口的掩膜層，所述第一開口暴露出第一材料層表面以及覆蓋第一材料層 側壁的第二材料層的部分表面；然后沿所述第一開口刻蝕部分厚度的第一材料層和第二材 料層，所述第二材料層的刻蝕速率大于第一材料層的刻蝕速率。由于所述掩膜層僅暴露出 第一材料層側壁表面的部分第二材料層，所述本發明技術方案中僅刻蝕了第一材料層側壁 上的部分第二材料層，使所述第一材料層側壁上的第二材料層的表面不齊平，被掩膜層覆 蓋的部分第二材料層的高度大于刻蝕后的第一材料層的高度。然后再刻蝕所述掩膜層，使 第一開口的寬度增加，形成第二開口，所述第二開口完全暴露出剩余的第一材料層和所述 第一材料層側壁表面的第二材料層。由于第一材料層側壁上的部分第二材料層的高度大 于沿第一開口刻蝕后的第一材料層的高度，所以在沿第二開口刻蝕的過程中，需要刻蝕的 第二材料層的厚度大于需要刻蝕的第一材料層的厚度，所述厚度差異可以彌補刻蝕速率差 異，從而最終可以使得形成的凹槽的側壁齊平，不會對第三材料層下方的第二材料層造成 過刻蝕，可以避免所述第三材料層發生坍塌或剝落現象，從而提高最終形成的MEMS振蕩器 的性能。
[0029] 進一步，本發明的技術方案中，所述掩膜層層的第一開口暴露出第一材料層兩側 的部分第二材料層的表面，使得后續同時刻蝕所述第一材料層和第二材料層，從而可以避 免單獨刻蝕第一材料層的過程中，刻蝕氣體與第一材料層的材料反應氣體會在第二材料層 與第一材料層的界面上形成多碳聚合物以及自然氧化物層，影響后續對第二材料層的刻 蝕。
【附圖說明】
[0030] 圖1至圖3是本發明的現有技術的半導體結構的形成過程的結構示