延伸，使PN結結面積增大，P型重摻雜區可以包圍第一 NMOS管內側有源區底面和各個側面，但不包括內側有源區面向第一 NMOS管溝道方向的側面，實現最大的結面積。
[0024]采用P型重摻雜區和NMOS管內側有源區形成結電容的配置更適宜得到較大的電容，由于P型空穴的迀移率為N型電子迀移率的一半，因此P型重摻雜區體積比N型大，更易達到載流子平衡。
[0025]在P型重摻雜區電位和第一 NMOS管和第二 NMOS管襯底電位相同時，例如同時接地電位時，該P型重摻雜區在作為開關電容另一級的同時還作為兩個NMOS管的襯底電位接觸，進一步節省了 MOS管的襯底電位接觸環所需要的面積。
[0026]本發明應用于開關電容電路，在開關電容C上儲存采樣電荷，但由于MOS器件的亞閾值效應，即使第一 NMOS管柵極電壓很低，在柵極下方仍可能形成較小的亞閾值電流，關閉后，開關電容C上存儲的電荷會持續泄露。
[0027]為降低亞閾值電流，本發明提供一種優選的實施方式，所述第一 B型器件靠近內側有源區的溝道邊緣具有第一 A型淺摻雜區，所述第一 A型淺摻雜區的的摻雜濃度小于第一 B型器件溝道。
[0028]例如圖1所示的【具體實施方式】中，在第一 NMOS管溝道靠近內側有源區的一側設置摻雜濃度低于第一 NMOS管溝道的第一 P型淺摻雜區5，形成高阻，可用載流子濃度低，達到降低亞閾值電流的目的。
[0029]為降低柵極電壓的影響，進一步的還可以將第一 NMOS管柵極6不覆蓋該淺摻雜區，從而使得淺摻雜區難以被柵極殘存電荷感應反型，降低淺摻雜區電流。
[0030]P型重摻雜區2與第二 NMOS管的內側有源區3形成二極管，雖然P型重摻雜區電位接地，但仍然可能有較小的二極管反向電流從第二 NMOS管的內側有源區流向P型重摻雜區2，在P型重摻雜區由于金屬走線原因存在一定的到地電阻時，抬高P型重摻雜區電位，實際造成以P型重摻雜區作為一級的結電容的電荷損失。為此，可以在所述P型重摻雜區與第二 NMOS管的內側有源區之間設置第二 P型淺摻雜區8，所述第二 P型淺摻雜區的摻雜濃度小于第二 NMOS管溝道的摻雜濃度。
[0031 ] 采用上述三種方式均能有效減小本發明中作為開關電容的結電容的泄露電流，穩定開關電容上的電壓值。
[0032]采用本發明所述的MOS開關電容電路的芯片集成結構，將常用的開關電容電路各個器件統一設計和制造，顯著減小了開關電容電路的面積，減少了芯片制造過程的器件連線，簡化設計的同時降低了開關電容電路芯片的制造成本。
[0033]進一步的，本發明采用構造淺摻雜區的方式對結電容進行了隔離，減小了各個次級效應所帶來的電荷泄露。
[0034]前文所述的為本發明的各個優選實施例，各個優選實施例中的優選實施方式如果不是明顯自相矛盾或以某一優選實施方式為前提，各個優選實施方式都可以任意疊加組合使用，所述實施例以及實施例中的具體參數僅是為了清楚表述發明人的發明驗證過程，并非用以限制本發明的專利保護范圍，本發明的專利保護范圍仍然以其權利要求書為準，凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護范圍內。
【主權項】
1.MOS開關電容電路的芯片集成結構，包括A型外延層，其特征在于，還包括位于A型外延層上的第一 B型器件和第二 B型器件，所述第一 B型器件和第二 B型器件之間為A型重摻雜區，所述A型重摻雜區的摻雜濃度大于A型外延層，所述A型重摻雜區緊鄰第一 B型器件內側有源區，所述A型重摻雜區的底部具有向第一 B型器件的內側有源區底部延伸的延伸部；所述第一 B型器件的內側有源區與第二 B型器件柵極電連接； 所述A型、B型為載流子是空穴或電子的導電類型，B型器件為MOS器件。2.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述A型重摻雜區的電位與第一 B型器件和/或第二 B型器件襯底電位相同。3.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述A型重摻雜區包圍第一 B型器件內側有源區底面和各個側面，但不包括內側有源區面向第一 B型器件溝道方向的側面。4.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述A型為P型，B型為N型。5.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述第一B型器件靠近內側有源區的溝道邊緣具有第一 A型淺摻雜區，所述第一 A型淺摻雜區的的摻雜濃度小于第一B型器件溝道。6.如權利要求5所述的MOS開關電容電路的芯片集成結構，其特征在于，所述第一B型器件的柵極未覆蓋所述A型淺摻雜區。7.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述A型重摻雜區與第二 B型器件的內側有源區之間具有第二 A型淺摻雜區，所述第二 A型淺摻雜區的的摻雜濃度小于第二 B型器件溝道。8.如權利要求1所述的MOS開關電容電路的芯片集成結構，其特征在于，所述第一B型器件的內側有源區與第二B型器件柵極通過底層金屬導線電連接。
【專利摘要】MOS開關電容電路的芯片集成結構，包括A型外延層，還包括位于A型外延層上的第一B型器件和第二B型器件，所述第一B型器件和第二B型器件之間為A型重摻雜區，所述A型重摻雜區的摻雜濃度大于A型外延層，所述A型重摻雜區緊鄰第一B型器件內側有源區，所述A型重摻雜區的底部具有向第一B型器件的內側有源區底部延伸的延伸部；所述第一B型器件的內側有源區與第二B型器件柵極電連接；所述A型、B型為載流子是空穴或電子的導電類型，B型器件為MOS器件。本發明將常用的開關電容電路各個器件統一設計和制造，顯著減小了開關電容電路的面積，減少了芯片制造過程的器件連線，簡化設計的同時降低了開關電容電路芯片的制造成本。
【IPC分類】H01L27/02
【公開號】CN104882443
【申請號】CN201510246279
【發明人】王建全, 彭彪, 張干, 王作義, 崔永明
【申請人】四川廣義微電子股份有限公司
【公開日】2015年9月2日
【申請日】2015年5月15日