具有安裝到載體的多個芯片的半導體器件的制作方法
【技術領域】
[0001]本發明總體上涉及半導體器件封裝技術，并且具體地涉及對安裝到載體的多個半導體芯片進行封裝的技術。
【背景技術】
[0002]半導體器件制造商正在不斷地努力提高他們的產品的性能，同時降低它們的制造成本。半導體器件封裝體的制造中的一個成本集中區域是對半導體芯片進行封裝。因此，半導體器件封裝及其低花費高產率的制造方法是期望的。特別地，功率半導體器件封裝的性能依賴于由封裝提供的散熱性能。以低的花費和改善的可靠性提供高的熱健壯性的功率器件的封裝方法是期望的。
【發明內容】
[0003]本發明提供了一種半導體器件，其包括:芯片載體，其具有第一表面和與第一表面相對的第二表面；第一半導體芯片，其安裝在芯片載體的第一表面上；第二半導體芯片，其安裝在芯片載體的第二表面上，其中第二半導體芯片的第一表面的部分突出芯片載體的邊緣之外，第二半導體芯片的第一表面面對芯片載體；以及第一電導體，其耦合到形成在第二半導體芯片的第一表面的突出芯片載體的邊緣之外的部分上的電極。
[0004]本發明提供了一種制造半導體器件的方法，該方法包括:將第一半導體芯片安裝到芯片載體的第一表面上；將第二半導體芯片安裝到芯片載體的第二表面上，第二表面與第一表面相對，其中第二半導體芯片的第一表面的部分突出芯片載體的邊緣之外，第二半導體芯片的第一表面面對芯片載體；以及將第一電導體鍵合到形成在第二半導體芯片的第一表面的突出芯片載體的邊緣之外的部分上的電極。
【附圖說明】
[0005]附圖被包括以提供對實施例的進一步的理解并且被并入到本說明書中并組成本說明書的一部分。附圖圖示了實施例并且與說明書一起用來解釋實施例的原理。其他實施例以及實施例的預期的優點中的很多優點將容易地被領會，這是因為參考以下詳細描述它們變得更好地理解。附圖的元件相對于彼此不一定成比例。同樣的參考標記標識對應的相似的部分。
[0006]圖1示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的截面視圖。
[0007]圖2示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的頂視圖。
[0008]圖3示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的從圖2的觀察方向B的側視圖。
[0009]圖4示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的頂視圖。
[0010]圖5示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的頂視圖。
[0011]圖6示意性地圖示了包括安裝到芯片載體的相對側的至少兩個半導體芯片的示例性半導體器件的頂視圖。
[0012]圖7示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的截面視圖。
[0013]圖8示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的截面視圖。
[0014]圖9示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的頂視圖。
[0015]圖10示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的從圖9的觀察方向B的側視圖。
[0016]圖11示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的頂視圖。
[0017]圖12示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的從圖11的觀察方向B的側視圖。
[0018]圖13示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的頂視圖。
[0019]圖14示意性地圖示了包括安裝到芯片載體的相對側的至少三個半導體芯片的示例性半導體器件的從圖13的觀察方向B的側視圖。
[0020]圖15示意性地圖示了諸如例如在圖1、圖2和圖3中圖示的示例性半導體器件的底視圖。
[0021]圖16A示意性地圖示了諸如例如在圖9和圖10中圖示的示例性半導體器件的底視圖。
[0022]圖16B示意性地圖示了諸如例如在圖11和圖12、或圖13和圖14中圖示的示例性半導體器件的底視圖。
[0023]圖17是用于制造包括安裝到芯片載體的相對側的至少兩個半導體芯片的半導體器件的示例性工藝的流程圖。
【具體實施方式】
[0024]在以下詳細說明中，參考形成說明的一部分、并且在附圖中通過圖示的方式示出了其中本發明可以被實施的特定實施例的附圖。就這點而言，參考所描述的圖像的方位使用方向術語，諸如“頂”、
[0025]“底”、“前”、“后”、“上”、“下”等。因為實施例的部件可以被以若干不同的定向來定位，所以方向術語用于圖示的目的而絕不是限制。應當理解的是其他實施例可以被利用并且可以在不脫離本發明的范圍的情況下做出結構上或邏輯上的變化。因此，以下詳細描述不應當被理解為具有限制的意義，并且本發明的范圍由所附權利要求書限定。
[0026]應當理解的是本文所描述的各種示例性實施例的特征可以與彼此組合，除非另有明確說明。進一步地，如本說明書中所使用的術語“鍵合”、“附連”、“連接”、“耦合”和/或“電連接/電耦合”并不旨在意指元件或層必須直接接觸在一起；可以分別在“鍵合”、“附連”、“連接”、“耦合”和/或“電連接/電耦合”的元件之間設置中介元件或層。然而，根據本公開，上述術語可以可選地也具有元件或層直接接觸在一起的特定含義，即，分別在“鍵合”、“附連”、“連接”、“耦合”和/或“電連接/電耦合”的元件之間沒有設置中介元件或層。
[0027]進一步地，關于形成于或者位于表面“之上”的部分、元件或材料層使用的措辭“之上”，在本文中可以用于意指該部分、元件或材料層被“直接地”定位(例如，放置、形成、沉積等)在所暗示的表面“上”，例如與所暗示的表面直接接觸。關于形成于或位于表面“之上”的部分、元件或材料層所使用的措辭“之上”，在本文中可以用于意指該部分、元件或材料層可以被“間接地”定位(例如，放置、形成、沉積等)在所暗示的表面“上”，其中在所暗示的表面和部分、元件或材料層之間布置了一個或者多個附加的部分、元件或層。
[0028]在本文中特別地描述包含兩個或者更多個半導體芯片的器件。具體地，一個或者多個功率半導體芯片可能被涉及。功率半導體芯片可以例如被配置為功率MISFET (金屬絕緣體半導體場效應晶體管)、功率MOSFET (金屬氧化物半導體場效應晶體管)、IGBT (絕緣柵極雙極型晶體管)、JFET (結柵極場效應晶體管)、HEMT (高電子迀移率晶體管)、功率雙極型晶體管、或者諸如例如PIN 二極管或肖特基二極管之類的功率二極管。
[0029]本文所描述的半導體器件可以包括用于控制功率半導體芯片的一個或者多個邏輯集成電路。邏輯集成電路可以包括用于驅動功率半導體芯片中的一個或者多個的一個或者多個驅動器電路。邏輯集成電路可以例如是包括例如存儲器電路、電平位移器等的微控制器。
[0030]功率半導體芯片可以例如具有垂直結構，S卩，半導體芯片可以以這樣的方式被制作:使得電流可以在垂直于半導體芯片的主表面的方向上流動。具有垂直結構的半導體芯片在其兩個主表面上，即在其頂側和底側上，具有電極。舉例而言，在垂直器件中，功率MISFET或功率MOSFET或HEMT的源極接觸電極和柵極接觸電極可以位于一個主表面上，而功率MISFET或功率MOSFET或功率HEMT的漏極接觸電極可以被布置在另一主表面上。在功率二極管的情況下，陽極接觸電極可以位于一個主表面上，而功率二極管的陰極接觸電極可以被布置在另一主表面上。
[0031]包含具有水平結構的半導體芯片的器件可以被涉及。具有水平結構的半導體芯片僅在其兩個主表面中的一個表面上，例如在其有源表面(active surface)上，具有芯片電極。邏輯集成電路芯片以及功率半導體芯片(例如，功率MISFET或者功率MOSFET或者功率HEMT)可以具有水平結構。
[0032]半導體芯片可以從諸如例如S1、SiC、SiGe、GaAs、GaN等之類的特定半導體材料制造，并且此外可以包含不是半導體的無機和/或有機材料。半導體芯片可以是不同類型的，并且可以通過不同的技術制造。
[0033]半導體芯片可以具有允許實現與包括在半導體芯片中的集成電路電接觸的電極(芯片焊盤)。電極可以包括涂覆到半導體芯片的半導體材料的一個或者多個金屬層。金屬層可以采用任何期望的幾何形狀和任何期望的材料組分而被制造。金屬層可以