電阻式存儲元件及其操作方法
【技術領域】
[0001]本發明是有關于一種半導體組件及其操作方法，且特別是有關于一種電阻式存儲元件及其操作方法。
【背景技術】
[0002]非易失性存儲體具有存入的數據在斷電后也不會消失的優點，因此是許多電器產品維持正常操作所必備的存儲元件。目前，電阻式隨機存取存儲體(resistive randomaccess memory,RRAM)是業界積極發展的一種非易失性存儲體,其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，在未來個人計算機和電子設備上極具應用潛力。
[0003]在電阻式隨機存取存儲體(RRAM)中，藉由施加電流脈沖(current pulse)及轉換電壓(convers1n voltage)來改變可變電阻層的狀態，以根據不同的電阻值于設定狀態(SET state)與重設狀態(RESET state)之間切換。根據對應于不同電阻值的設定狀態及重設狀態，于存儲體中紀錄數值「O」及「I」。然而，由于需要較高的電阻準確度，傳統的RRAM實際上不容易作為多階存儲體(mult1-level memory)使用。

【發明內容】

[0004]有鑒于此，本發明提供一種電阻式存儲元件及其操作方法，其中每一個存儲單元具有至少三個電阻狀態，故可應用于多階存儲體的操作。
[0005]本發明提供一種電阻式存儲元件，包括多條隔離結構、多條字符線、導電層、多個可變電阻區塊以及多條位線。多條隔離結構配置于襯底中且沿第一方向延伸，其中主動區域的寬度沿第一方向呈周期變化。多條字符線配置于襯底上且沿第二方向延伸。第二方向與第一方向不同。至少一摻雜區配置于相鄰的兩條字符線之間的襯底中。導電層配置于字符線上。導電層具有多個導電區塊以及沿第二方向延伸的多條導線，至少一導電區塊配置于相鄰的兩條導線之間，且導線以及導電區塊與摻雜區電性連接。多個可變電阻區塊分別配置于導電區塊上并與導電區塊電性連接。沿第一方向延伸的多條位線配置于導電層上且與可變電阻區塊電性連接。
[0006]在本發明的一實施例中，上述字符線包括交替配置的多條第一字符線與多條第二字符線。
[0007]本發明另提出一種電阻式存儲元件的操作方法，用以操作如上所述的電阻式存儲元件，上述操作方法包括:當于第一設定模式時，施加OV電壓至第一字符線，施加第一交流電壓至第二字符線，施加第二交流電壓至位線，施加OV電壓至襯底，施加OV電壓至導線。
[0008]在本發明的一實施例中，上述操作方法更包括:當于第二設定模式時，施加第三交流電壓至第一字符線，施加OV電壓至第二字符線，施加第二交流電壓至位線，施加OV電壓至襯底，施加OV電壓至導線。
[0009]在本發明的一實施例中，上述操作方法更包括:當于第三設定模式時，施加第三交流電壓至第一字符線，施加第一交流電壓至第二字符線，施加第二交流電壓至位線，施加OV電壓至襯底，施加OV電壓至導線。
[0010]在本發明的一實施例中，上述操作方法更包括:當于重設模式時，施加第五交流電壓至第一字符線，施加第六交流電壓至第二字符線，施加OV電壓至位線，施加OV電壓至襯底，施加第四交流電壓至導線。
[0011]本發明又提出一種電阻式存儲元件，包括多個存儲單元，且每一個存儲單元包括二個柵極、一個漏極節點、可變電阻區塊、導體層以及二個源極節點。二個柵極具有不同的通道寬度。漏極節點位于柵極之間。可變電阻區塊電性連接至漏極節點。導體層電性連接至可變電阻區塊。二個源極節點分別位于柵極的外側。
[0012]基于上述，在本發明的電阻式存儲元件中，每一個存儲單元具有2T1R (twotransistors and one resistor)的結構,且經操作可具有至少三個電阻狀態,故可應用于多階存儲體的操作。
[0013]為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【附圖說明】
[0014]圖1為依據本發明第一實施例所繪示的電阻式存儲元件的上視示意圖。
[0015]圖2A為沿圖1的Ι-Γ線所繪示的剖面示意圖。
[0016]圖2B為沿圖1的ΙΙ-ΙΓ線所繪示的剖面示意圖。
[0017]圖2C為沿圖1的ΙΙΙ-ΙΙΓ線所繪示的剖面示意圖。
[0018]圖3為示意性地繪示第一實施例的電阻式存儲元件的電流累積圖(cumulatedplot)。
[0019]圖4為依據本發明第二實施例所繪示的電阻式存儲元件的上視示意圖。
[0020]圖5為示意性地繪示第二實施例的電阻式存儲元件的電流累積圖。
[0021]其中，附圖標記說明如下:
[0022]10、20:電阻式存儲元件
[0023]100、200:襯底
[0024]102、102a、102b、202:隔離結構
[0025]104、104a、104b、204:主動區域
[0026]105a、105b:柵極絕緣層
[0027]106a、106b:柵極結構
[0028]107a、107b、207a、207b:柵極
[0029]108:摻雜區
[0030]108a:源極區
[0031]108b:漏極區
[0032]10如、10%:掩模層
[0033]110、118、122、124:絕緣層
[0034]IllaUllb:間隙壁
[0035]112:導電層
[0036]113、213:導線
[0037]115、215:導電區塊
[0038]117:底電極
[0039]119:可變電阻層
[0040]121:頂電極
[0041]114、116、123、127:導電插塞
[0042]120、220:可變電阻區塊
[0043]126、226:位線
[0044]A:存儲單元
[0045]W1、W2、W3、W4:寬度
【具體實施方式】
[0046]第一實施例
[0047]圖1為依據本發明第一實施例所繪示的電阻式存儲元件的上視示意圖。圖2A為沿圖1的Ι-Γ線所繪示的剖面示意圖。圖2B為沿圖1的ΙΙ-ΙΓ線所繪示的剖面示意圖。圖2C為沿圖1的ΙΙΙ-ΙΙΓ線所繪示的剖面示意圖。在圖1中，為清楚說明起見，未繪示襯底、摻雜區、導電插塞、絕緣層、位線等構件，但該些構件可于其他剖面中清楚得知其配置/位置。
[0048]請同時參照圖1以及圖2A至圖2C，本發明的電阻式存儲元件10包括多條隔離結構102、多個柵極結構106a與106b、導電層112、多個可變電阻區塊120、多條位線126以及多個絕緣層110、118、122與124。
[0049]多條隔離結構102配置于襯底100中且沿第一方向延伸。在一實施例中，第一方向例如是X方向。隔離結構102例如是淺溝渠隔離(shallow trench isolat1n ;STI)結構，其材料包括氧化娃。隔離結構102之間的區域即定義為主動區域(active area ；AA) 104。
[0050]特別要注意的是，在此實施例中，隔離結構102包括交替配置的多條波狀的第一隔離結構102a以及多條波狀的第二隔離結構102b，且相鄰的第一隔離結構102a與第二隔離結構102b的波形呈鏡像對稱(mirror symmetry)。在一實施例中，第一隔離結構102a與第二隔離結構102b的波形為方波(square wave)。當然,本領域普通技術人員應了解，由于微影蝕刻等制程的限制，所述方波不可能是理想的方波，而是一個實質上近似方波的波形。
[0051]此外，由于相鄰的第一隔離結構102a與第二隔離結構102b的波形呈鏡像對稱，因此定義于第一隔離結構102a與第二隔離結構102b之間的主動區域104并非呈長條狀分布，而是由具有規則變化的區塊所組成。在一實施例中，主動區域104包括交替變化的第一主動區塊104a與第二主動區塊104b。第一主動區塊104a與第二主動區塊104b例如是長方形區塊，且第一主動區塊104a的寬度Wl大于第二主動區塊104b的寬度W2。主動區域104的寬度W1、W2可視為柵極107a、107b的通道寬度(channel width)。
[0052]更具體言之，主動區域104在第一方向(如X方向)上包括連續的、交替變化的第一主動區塊104a與第二主動區塊104b，且其寬度沿第一方向(如X方向)呈周期變化，例如以W1、W2、W1、W2…的方式排列。另外,主動區域104在不同于第一方向的第二方向(如Y方向)上包括非連續的、交替變化的第一主動區塊104a與第二主動區塊1