專利名稱：多芯片組件構造體及其制造方法
技術領域：
本發明涉及把多個裸半導體芯片器件和至少一個導電性接線端子裝配到基底基板上邊構成的多芯片組件構造體及其制造方法。
作為電子裝置小型化和高性能化的一個手段，有使裸半導體芯片和無源元件多個相互連接變成為一個組件的所謂多芯片組件。
現有的裸半導體芯片的裝配方法的一例，如日本特開平3-155144(1991年7月3日公開)所示，在由裸半導體IC芯片的厚度規定的量那么厚的絕緣薄膜上，預先形成由半導體裸IC芯片的外形尺寸規定的量那么大的穴，中間介有粘接劑地把絕緣薄膜粘貼到支持板上，再中間介有粘接劑地把上述裸半導體IC芯片粘接到上述粘貼絕緣薄膜的穴部內，用與絕緣薄膜同種的液態樹脂涂敷裸半導體芯片與絕緣薄膜的空隙和裸半導體IC芯片的表面，使得高度變成為與絕緣薄膜層均一之后，進行熱硬化，在用光刻法除去了裸半導體IC芯片焊盤上邊的樹脂之后，在整個面上形成導體膜，再用光刻法進行規定的導體布線的形成。
此外，現有的半導體裝置(特別是多芯片組件)及其制造方法的一例，如特開平5-47856(1993年2月26日公開)所示，其構成如下把芯片裝配到已設置到封裝上的至少一個載物臺上，把絕緣膜涂敷到上述封裝和芯片上，在上述絕緣膜上設置與上述封裝上邊的連接焊盤和上述芯片上邊的焊盤導通的通孔，用布線圖形連接上述通孔。
在特開平3-155144和特開平5-47856的實施例中，支持板或封裝由絕緣基板構成，一般說絕緣基板的材料與導電材料和半導體材料比，熱導率要低一個數量級以上，故對于功耗大的功率放大器等的裝配是不合適的。
此外，特開平5-47856的實施例中，在芯片背面的裝配用導體層(例如Au-Sn共晶或導電性粘接劑)和絕緣薄膜上邊的導電布線之間沒有電性接合。
再有，在特開平3-155144中所示的現有的裸半導體芯片的裝配方法的一例中，在用與絕緣薄膜同種的液態樹脂涂敷裸半導體芯片與絕緣薄膜的空隙和裸半導體IC芯片的表面，使得高度變成為與絕緣薄膜層均一之后，在進行熱硬化的工序中，有時候會因為熱硬化時的液態樹脂的收縮，在裸半導體IC芯片與絕緣薄膜間的空隙中產生凹坑。當在上述空隙部分處產生了凹坑時，則有時候會在上述空隙部分的導體布線上產生短路或斷線等。
另外，在特開平5-47856中所示的半導體裝置及其制造方法的一例中，在液態樹脂的熱硬化工序中，有時候也會因為熱硬化時的收縮，在封裝和芯片間的空隙部分的絕緣膜上產生凹坑。該凹坑有時候也會在上述空隙部分的布線圖形上產生短路或斷線等的不合格。
作為解決這些問題的一個手段，有一種芯片埋入式多芯片組件。該方法在金屬基底基板上預先設置多個凹凸，接著，用樹脂狀的絕緣膜進行覆蓋，以便把上述裸半導體芯片埋進去，再用研削等進行平坦加工，使得上述絕緣膜和上述裸半導體芯片上邊的焊料凸點電極變成為規定的同一高度，再在其上邊設置薄膜無源部件的同時，用金屬層和絕緣膜設置多層布線。但是，該方法的課題是不能在基底基板上容易地制作所希望的凹凸。
再有，若使用現有例，則不能變成為可以以多芯片組件構造體單位裝配管帽的構造。因此，對于來自外部的損傷不能形成機械性的保護而易于破損。此外，在使之在高頻區域動作的情況下，電磁屏蔽減弱，易受來自別處的干擾。
發明的公開若根據本發明的一個側面，用來裝載多個半導體芯片裝置的基底基板，具備第1和第2主面，在第1主面上，形成至少一個凸部，和用來決定應當分別裝載半導體裸片器件的位置的至少2個凹部。凹部的深度比凸部的長度小，且具有比凹部或金屬基板的主面高的平滑度。
若根據本發明的的另一側面，則在由金屬或半導體構成的基底基板的一個主面上，預先設置多個用來裝載裸片器件的凹部和使基底基板的一部分接線端子狀地突出出來的多個凸部，設置把若干個的接線端子的根部圍起來的溝，在上述凹部的上邊，裝配在電極上邊含有具有導電性的焊料凸點的半導體器件或IC芯片的裸芯片器件，并用絕緣膜進行覆蓋，使得把上述裸芯片器件埋進去，把上述絕緣膜和上述裸芯片器件的焊料凸點平坦化加工成規定的同一高度，再在其上邊用金屬層和絕緣膜形成布線圖形，采用從背面借助于刻蝕或研削使上述基底基板薄層化的辦法，借助于上述絕緣膜，形成分離開來的島狀的導體部分，借助于此，可以在基底基板的背面上形成與基準電位導體電隔離的電極。
此外，在切割成與上述基板的已裝載上裸芯片器件的主面相反的主面上的單位組件尺寸時，在將成為單位組件的側面的部位上，預先設置下深度比用上述刻蝕或研削使之薄層化時的切削余量還深的凹部，并在上述刻蝕或研削之后，再切成單位組件尺寸，并設置具有相反的凹坑的金屬制造的管帽，使得埋入到在組件的側面形成的凹坑的部分中去。
此外，在切割成與上述基板的已裝載上裸芯片器件的主面相反的主面上的單位組件尺寸時，在將成為單位組件的側面的部位上，預先設置下深度比用上述刻蝕或研削使之薄層化時的切削余量還深的凹部，并在上述刻蝕或研削之后，再切成單位組件尺寸，并設置具有相反的凹坑的金屬制造的管帽，使得埋入到在組件的側面形成的凹坑的部分中去。
若根據本發明的另一側面，則用來裝載多個半導體裸芯片器件的構造體，可以用下述方法得到對具有第1和第2主面的金屬基板部分地進行化學刻蝕，使得在金屬基板的第1主面上邊至少形成1個凹部，對金屬基板的第1主面進行機械加工，使得在該刻蝕后的金屬基板的第1主面的尚未形成凸部的規定的部分上，分別形成用來決定應當裝載半導體裸芯片器件的位置的至少2個凹部。用機械加工步驟形成的上述凹部的深度，比用化學刻蝕步驟形成的上述凸部的長度小，且上述凹部具有比刻蝕后的金屬基板的主面還高的平滑度。
若根據本發明的另一側面，則用同時使用刻蝕和沖壓的2階段加工法進行基底基板的制作。首先，用第1階段的刻蝕加工，制作用來裝載裸半導體芯片器件的位置對準用標記。這時，位置對準標記部分將變成為凹狀，在其側面實質上設置15～60度的斜度。若有斜度，則特別是在裝載芯片裝置時裝置將向標記內滑落，借助于自我整合進行的位置對準將會變得容易起來。
就是說，上述2階段加工法，用第1階段的刻蝕加工把金屬基底基板面往下挖得大一點，同時制作埋設多個裸半導體芯片器件的凹部和連接接線端子的凸部。用第2階段的沖壓加工，使因刻蝕而變得粗糙的金屬表面平坦化，并用凸部模具容易地制作具有斜度的多臺階的凹部。
在作成了基底基板后，把具備金屬性的焊料凸點的半導體裸芯片器件粘接到上述芯片裝置裝載用的標記上邊。接著，用樹脂狀的絕緣膜進行覆蓋，使得把上述裸芯片器件埋進去，再用研削或研磨等進行平坦化加工，在其上邊形成布線圖形，完成微型且小型的多芯片組件構造體。
附圖的簡單說明
圖1a～圖1e是說明本發明的一個實施例的基底基板的制作工序的剖面圖。
圖2a～圖2d是說明本發明的另一個實施例的基底基板的制作工序的剖面圖。
圖3a和圖3b的平面圖和剖面圖示出了本發明的一個實施例的基板中的引導標記和圍墻的布局。
圖4a～圖4d的剖面圖示出了本發明的一個實施例的多芯片組件構造體的制作工序。
圖5a和圖5b的剖面圖示出了本發明的一個實施例的基底基板的制作工序。
圖6是本發明的一個實施例的多芯片組件構造體的剖面圖。
圖7的平面圖示出了圖6所示的構造體的背面。
圖8a～圖8g示出了本發明的一個實施例的多芯片組件構造體的制作工序。
圖9的剖面圖示出了本發明的另一實施例的多芯片組件構造體的制作工序。
圖10的平面圖示出了圖9所示的構造體的背面。
圖11是本發明的一個實施例的多芯片組件構造體的剖面圖。
圖12的平面圖示出了圖11所示的構造體的背面。
圖13示出了在多芯片組件構造體中含有的電路的一個例子。
圖14示出了在本發明的一個實施例的多芯片組件構造體的上表面上描畫的圖形的一個例子。
優選實施例圖1a～圖1e示出了本發明的一個實施例的基底基板的制作工序。首先，作為第1個階段，在圖1a中，在例如由Cu構成的金屬基底基板11的第1主面上邊，用光刻法制作刻蝕用的光刻膠掩模12。接著，在圖1b中，用氯化鐵構成的化學刻蝕液，把金屬基底基板11刻蝕加工成深度180微米，制作凸狀的接線端子或凸部13。接著，在圖1c中，進入第2階段的沖壓加工。在模具14、14’之間，插入已制作上接線端子13的金屬基底基板11，然后，慢慢地加上加重16開始進行沖壓(圓圈內表示具備斜度的模具凸部15)。接著，在圖1d中，加上最后的加重結束沖壓。凹部17的深度，一般說比凸部13的長度小。
接著，在圖1e中，在從模具中取出來的基底基板11上，在裝載、粘接裸半導體芯片器件的位置上，形成深度20微米、15度～60度范圍的斜度角，在這里，形成45度的凹狀標記或凹部17，完成用2階段加工進行的基底基板的制作。斜度是向著凹部17的底面其面積變小的那樣的斜度。
如上所述，2階段加工的特征在于在第1階段的刻蝕加工中把基底基板面向下挖得大一點，設置用來埋設裸半導體芯片器件的凸部，在第2階段的加工中，用具備斜度的凸狀模具使因刻蝕而變得粗糙的金屬表面平坦化，并用低加重設置比受到刻蝕的表面平滑度還高的凹狀標記或凹部。作為基底基板11的材料，也可以使用Al。
圖2a～圖2d示出了本發明的另一個實施例的含有多個半導體裸芯片器件的單一組件構造體用基底基板的制作工序。
作為金屬基底基板21使用Cu。在基板上邊形成的組件尺寸為10mm見方。首先，作為第1階段，在圖2a中，在基底基板21上邊，用光刻法制作形成直徑200微米的略呈圓柱狀的接線端子和用來隔開組件構造體相互之間的井字形的寬600微米的圍墻的刻蝕用光刻膠掩模22。接著，在圖2b中，用氯化鐵系的化學刻蝕液把金屬基底基板21刻蝕深度約180微米，制作接線端子或凸部23和把組件構造體相互間隔開來的圍墻24。圍墻24是對于基底基板來說配置在最外側的導電性塊，起著對構造體進行電磁屏蔽，進行機械性增強的作用。
接著，在圖2c中，進入第2階段的沖壓加工。在用預先在基底基板21上形成的引導標記和模具25的標記進行了位置對準之后，對模具25、25’之間的金屬基底基板21慢慢地加上加重26開始進行沖壓(圓圈內表示具備斜度的模具凸部27)。這時，必須設計為對于接線端子23、圍墻24，模具要制作得大一點，使得在沖壓時，上述接線端子23等的形狀不變形。在圖2d中，參照標號28是在加工后的基底基板21的刻蝕面上邊形成的裸半導體芯片器件裝載用的凹狀標記或凹部。經過該2階段加工的工序，借助于刻蝕加工，在基底基板內形成接線端子23、把組件構造體相互間隔開來的井字形圍墻24，借助于沖壓加工，形成裸半導體芯片器件裝載用的凹狀標記28。
圖3a和圖3b是把在本發明的實施例的基底基板上設置的引導標記和組件間井字形隔開的圍墻的布局圖。
圖3a是作為用來制作多個組件構造體的基底基板，使用直徑75mmφ、厚度700微米、組件構造體尺寸10mm見方的Cu時的平面圖。作為引導標記31，在基板周邊的4個地方設有直徑3mmφ的貫通孔，在沖壓之前進行與模具標記之間的位置對準。此外，在各個組件構造體相互之間設有井字形圍墻32，把它用做作為使用裸芯片器件裝載后的絕緣膜的埋入工序中的基底基板防止撓曲和單位組件構造體切下來時的屏蔽用側壁。另外，參照標號33表示在各個組件構造體上形成的接線端子或凸部。
此外，圖3b示出了沿圖3a中的線IIIB-IIIB的剖面圖。在用沖壓加工形成的裸芯片器件裝載部分的標記34上，在其側面設有45度的斜度。
圖4a～4d是本發明的另一實施例的多芯片組件構造體的制作工序。
首先，在圖4a中，在設有用刻蝕和沖壓在基底基板的第1主面上預先制作的連接接線端子(凸部)42(也形成將其周圍圍起來的溝部42’)、把組件構造體相互之間隔開的圍墻(凸部)43、電極44和裸芯片裝載用標記(凹部)45的基底基板41上邊，用Au-Sn共晶焊料粘接、裝載含有使金屬(例如Au或Al等)的焊料凸點46置放在電極上邊的多個半導體器件或IC芯片的裸芯片器件47。標記45用與上邊說的實施例同樣的沖壓加工形成，具有斜度。凸部42、43用刻蝕法形成，而標記45和溝部用沖壓加工形成。接著，在圖4b中，對基底基板41上邊的凹部和凸部或裸芯片器件47，進行使用作為第1絕緣膜的環氧樹脂48的埋入。接著，借助于研削或研磨熱硬化后的環氧樹脂48使表面平坦化，使連接接線端子42、圍墻43和裸芯片器件47上邊的金屬焊料凸點46露出來。接著，在圖4d中在平坦化后的絕緣膜48上邊依次疊層形成用來形成薄膜無源部件和多層布線的第2絕緣膜49、第3絕緣膜50，用金屬形成的第1布線圖形51，在第1布線圖形51上邊形成的電容器52，在其上邊用金屬形成的第2布線圖形53和貫通第2、第3絕緣膜49、50的導電性的貫通孔54。之后，從多芯片組件構造體的背面，一直到絕緣膜48露出來為止，進行切削使得借助于研削或刻蝕，使圍墻43和電極44與基底基板41隔離開來形成導電塊。
然后，在把組件構造體隔開的圍墻43的正中間進行切斷，變成為單位多芯片組件構造體。導電接線端子42用填充在溝部42’和連接接線端子42與裸芯片器件47之間的埋入樹脂進行保持，與基底基板41分離獨立。因此，為了從基板背面直接取出電極，可以把多芯片組件構造體直接焊接到母板上，與有導線進行電連的情況比，可以縮小裝配面積。
在圖5a、圖5b中示出了本發明的另一實施例的基底基板的制作方法。在本實施例中，在對已用刻蝕法形成了導電接線端子和圍墻的基板進行加工之際，使用與上模具的凸部對應地在下模具上設置了凹部的一組模具。
如圖5a所示，進行用刻蝕法形成了導電接線端子61和圍墻65的基板60和上模具70a及下模具70b之間的位置對準，用塑性變形之一的沖壓加工，形成導電接線端子61周邊的樹脂埋入溝62和芯片裝載用的凹狀標記63。
在本實施例中，由于與上模具70a的凸部對應起來在下模具70b上形成了凹部，故被上模具70a的凸部擠壓出來的基板，可以向下模具70b的凹部逃逸。因此，與使用平坦的下模具的情況比，在沖壓后的基板上難以產生撓曲等的變形。
另外，雖然在沖壓加工后的基板上，如圖5b所示，會在基板背面形成凸部，但可以用為了使導電接線端子露出來而進行的基板背面的研削工序除去。這時，導電接線端子61的周邊的溝部的一部分，起著使圍墻65變成為獨立的導電塊的作用。
倘采用使用并用刻蝕和沖壓的2階段加工的上述實施例，則可以在基底基板的規定部分上以良好的再現性制作規定的深度的凹部和凸部。此外，借助于刻蝕和沖壓一攬子形成技術，可以使處理簡化和處理時間縮短化。
此外，還可以抑制刻蝕時制作的圍墻在用絕緣膜形成的埋入之際的基底基板的撓曲，實現處理的穩定化。
此外，借助于沖壓加工，還可以使因刻蝕而變得粗糙的金屬表面平坦化，實現裸芯片裝載時的粘接條件的容限擴大。即，將會實現在芯片與基板的界面上的無氣泡發生和良好的粘接性。此外，由于粘接性提高，故芯片的散熱性也將改善。
再有，還可以實現從組件背面取下電極的無引線構造。
圖6是本發明的另一實施例的多芯片組件構造體的剖面圖。在圖6中，用在導電性的例如由金屬或半導體構成、含有部分71-1、71-2、71-3、71-4的基底基板71，和在其上邊設有裸芯片器件裝載用的帶斜度的凹坑2，且裝載含有在電極上邊具有金屬(例如Au或Al等)的焊料凸點(連接導體)4的多個半導體器件IC芯片的裸芯片器件3，覆蓋為使得把上述裸芯片器件73和基底基板的接線端子部分71-3埋進去的例如樹脂的第1絕緣膜75，在其上邊用用來進行多層布線的第2絕緣膜76和第3絕緣膜77和金屬層形成的第1布線圖形78和在第1布線圖形上邊形成的電容器79和在其上邊用金屬層形成的第2布線圖形80和貫通第2、第3絕緣膜的導電性的貫通孔81-1、81-2、81-3以及覆蓋基底基板1的全體的金屬制造的管帽82構成。在該多芯片組件構造體中，將成為信號的輸入輸出端子或電源供給端子的電極(導電性塊)在基底基板的背面上實質上并排設置且可以進行與外部之間的電連，借助于基底基板1的接線端子部分71-3用金屬層形成，且連接到布線圖形80上。管帽也可以使用進行了金屬電鍍的樹脂材料。這時，管帽與用金屬制作的情況下一樣，起著構造體的屏蔽和機械增強的作用。
此外，圖7是從其背面看圖6的構造體的圖。在圖7中，將成為基底基板71的基準電位的部分71-1和將成為電極的部分71-2，借助于第1絕緣膜75進行電隔離。此外，作為電磁屏蔽用，在側面上設有導電性的壁71-4。
從圖8a到圖8g，示出了本發明的另一實施例的多芯片組件構造體的制作工序。圖8a示出了在對基底基板71的背面進行刻蝕或研削前的狀態下的剖面。是借助于刻蝕或機械加工在基底基板的第1主面上，設有平坦部分71-1、電極部分71-2、接線端子部分(凸部)71-3、屏蔽壁(凸部)71-4，和在其上邊設有裸芯片器件裝載用的帶斜度的凹坑72的圖。該刻蝕或機械加工，也可以使用在上邊所述的實施例中使用的刻蝕或機械加工。但是，在基底基板使用半導體(例如Si)的情況下，要使用沖壓加工以外的例如銑削或研削等的機械加工。
圖8b是在用圖8a示出的基底基板上邊，裝載含有在電極上邊具有金屬性(例如Au或Al等)的焊料凸點4的多個半導體器件或IC芯片的裸芯片器件3的圖。圖8c是把在圖8b中所示的基底基板的凹部、凸部和裸芯片器件用絕緣性的樹脂75埋進去后的圖。圖8d是圖8c所示的用絕緣性的樹脂75把基底基板的凹部、凸部和裸芯片器件埋進去后，借助于研削或研磨樹脂75使表面平坦化后的圖。圖8e是在平坦化后的表面上邊，形成了用用來進行多層布線的第2絕緣膜76和第3絕緣膜77和金屬層形成的第1布線圖形78和在第1布線圖形上邊形成的電容器和在其上邊用金屬層形成的第2布線圖形80和貫通第2、第3絕緣膜的貫通孔81的圖。
圖8f示出了借助于刻蝕或研削，一直到沿線VIII-VIII的剖面為止，從其背面切削圖8e所示的多芯片組件構造體的情況下的背面。信號的輸入輸出端子和電源供給用端子(導電性塊)71-2，用絕緣樹脂，與將成為大地(公用電位)導體的基底電極71-1進行隔離。圖8g在借助于刻蝕或研削一直到沿線VIII-VIII為止從背面切削圖8f所示的多芯片組件構造體后，在形成屏蔽壁(導電性塊)71-4的位置上進行切斷，變成為單位多芯片組件的情況。
圖9示出了另一實施例，作為基底基板，是與上述實施例一樣用刻蝕和機械加工一體地設置平坦部分71-1、電極部分71-2、接線端子71-3和在其上邊設置的芯片裝載用的凹坑72的圖。
圖10示出了從背面用刻蝕或研削一直到沿線IX-IX的剖面為止切削圖9所示的多芯片組件構造體后的背面。信號輸入輸出端子和電源供給用端子71-2用絕緣樹脂75與將成為大地(公用電位)導體的基底電極71-1進行隔離。此外，在切成為單位組件尺寸時在將成為單位組件的側面的部位上，預先設置深度比借助于上述刻蝕或研削進行薄層化時的切削余量還深的凹坑部分83。
圖11是本發明的另一實施例的多芯片組件構造體的剖面，它是這樣的圖在切成與基底基板71的已裝載上裸芯片器件的面相反的面的單位組件尺寸時，在將成為單位組件構造體的側面或基板邊緣部分上，預先設置好深度比借助于上述刻蝕或研削進行薄層化時的切削余量還深的固定用凹坑部分83，借助于刻蝕或研削一直到規定的厚度為止進行薄層化，在切成為單位組件尺寸后，設置具有相反的凹坑的金屬制造的管帽82，以便向上述凹坑83的部分內填埋。金屬管帽82由于起著構造體的屏蔽和機械增強的作用，故沒有必要設置屏蔽壁71-4。圖12示出了圖1所示的多芯片組件構造體的背面。另外，圖11是沿圖12中的線IX-IX的剖面圖。
圖13示出了本發明的一個實施例中的多芯片組件構造體中所含有的電路的一個例子。是作為半導體器件使用2個FET的兩級高頻放大器。圖14是圖13所示的高頻放大器的圖形圖，信號的輸入輸出端子Pin、Pout和柵極偏壓Vg、漏極偏壓Vd通過通孔和導電性接線端子連接到背面的電極端子上。在本實施例中，FET1和FET2分別組裝到個別的裸芯片器件中去。其它的電路元件和連接導體則可作為多層布線實現。
倘采用上述實施例，則采用在基底基板上在電極上邊裝載具有金屬性的焊料凸點的多個裸芯片器件，并用樹脂狀的第1絕緣膜進行覆蓋使得將之埋進去，把上述焊料凸點和上述絕緣膜平坦化加工成規定的相同的高度，變成為在其上邊形成多層布線圖形的多芯片組件構造體，在基底基板的一個面上設置多個用來裝載裸芯片器件的凹部和基底基板的一部分接線端子狀地突出出來的凸部，在其若干個接線端子的周圍預先一攬子地設置好根部島狀地鼓起來那樣的溝的辦法，使多芯片組件構造體的制作變得容易起來的同時，使在上述基底基板的背面一側設置信號的輸入輸出端子和用來供給電源電壓的電極成為可能，因此，可以使把多芯片組件構造體組裝到母板上去時的引線部分形成得極其之短，可以大幅度地改善在高頻區域中的特性。
此外，在把多芯片組件構造體切成單位組件尺寸時，可以在將成為單位組件的側面的部位形成屏蔽用的壁，因此可以對來自外部的損傷進行機械性的保護，同時在使之在高頻區域進行動作這樣的情況下，還可以增強電磁屏蔽效果，使得難以受到來自別處的干擾。
工業上利用的可能性如上所述，已裝載上多個半導體裸芯片器件的多芯片組件構造體，通過采用導電性基底基板和在該基板上一攬子地形成的導電性凸部和器件定位用凹部，具有可以改善散熱性、高頻特性優良、難以受到來自外部的干擾的影響的構造。此外，采用在導電性凸部的形成中和裸芯片器件定位用凹部的形成中分別使用化學刻蝕和機械加工的辦法，提高了導電性凸部和器件定位用凹部的再現性。因此，本發明在電子裝置的小型化和高性能化方面是有用的。
權利要求
1.一種用來裝載多個半導體裸芯片器件的基底基板，其特征是上述基板用金屬制作，具備第1和第2主面，在上述第1主面上形成至少一個凸部、和用來決定應當分別裝載半導體裸芯片器件的位置的至少2個凹部，上述凹部的深度比上述凸部的長度小，上述凹部具有比上述金屬基板的第1主面高的平滑度。
2.權利要求1所述的基底基板，其特征是上述金屬是銅或鋁。
3.權利要求1所述的基底基板，其特征是上述凹部具有向著凹部的底面其面積減小這樣的斜度。
4.權利要求3所述的基底基板，其特征是上述凹部的斜度的角度，實質上為15度～60度。
5.一種多芯片組件構造體，其特征是具有具備第1和第2主面，在上述第1主面上形成用來決定應當分別裝載半導體裸芯片器件的位置的至少2個凹部的導電性基底基板；裝載在上述第1主面的凹部中的至少多個半導體裸芯片器件；與上述基底基板絕緣，在上述基底基板的第2主面上邊實質上并排設置，在上述基底基板的第1主面一側和第2主面一側可以與外部電連的至少一個導電性塊；填充在它們之間的空間內，使得上述導電性塊與上述基底基板和半導體裸芯片器件隔離的絕緣物；設置于上述絕緣物的上方的電連導體。
6.權利要求5所述的多芯片組件構造體，其特征是上述導電性塊設置多個，對于上述基底基板來說配置在最外側的導電性塊可以用來屏蔽構造體。
7.權利要求5所述的多芯片組件構造體，其特征是還具有覆蓋上述基底基板、導電性塊、絕緣物和電連導體的管帽。
8.權利要求7所述的多芯片組件構造體，其特征是上述管帽用樹脂制作，起著機械性地增強構造體的作用。
9.權利要求7所述的多芯片組件構造體，其特征是上述管帽用金屬構成，與上述配置在最外側的導電性塊一起工作，起著屏蔽上述構造體的作用的同時，還起著機械性地增強上述構造體的作用。
10.權利要求7所述的多芯片組件構造體，其特征是上述管帽用電鍍上金屬的樹脂制作，與上述配置在最外側的導電性塊一起工作，起著屏蔽上述構造體的作用的同時，還起著機械性地增強上述構造體的作用。
11.權利要求5所述的多芯片組件構造體，其特征是上述導電性基底基板和導電性塊用金屬或半導體材料制作。
12.權利要求5所述的多芯片組件構造體，其特征是上述凹部具有向著凹部的底面其面積減小這樣的斜度。
13.權利要求12所述的多芯片組件構造體，其特征是上述凹部的斜度的角度，實質上為15度～60度。
14.一種制作用來裝載多個半導體裸芯片器件的構造體的方法，具有下述步驟對具有第1和第2主面的金屬基板部分地進行化學刻蝕，使得在金屬基板的第1主面上邊至少形成1個凸部的步驟；對上述金屬基板的第1主面進行機械加工，使得在上述金屬基板的第1主面的尚未形成上述凸部的規定的部分上，至少形成分別用來決定應當裝載半導體裸芯片器件的位置的至少2個凹部的步驟，用上述機械加工步驟形成的上述凹部的深度，比由上述化學刻蝕步驟形成的上述凸部的長度小，且上述凹部具有比上述刻蝕后的金屬基板的主面還高的平滑度。
15.權利要求14所述的制作方法，其特征是上述金屬是銅或鋁。
16.權利要求14所述的制作方法，其特征是上述機械加工是沖壓加工。
17.權利要求16所述的制作方法，其特征是上述沖壓加工，包括對于上述凹部的壁面加上向著凹部的底面面積減小這樣的斜度。
18.權利要求17所述的制作方法，其特征是上述凹部的斜度的角度，實質上為15度～60度。
19.權利要求14所述的制作方法，其特征是用上述化學刻蝕步驟在上述基板的第1主面上形成多個凸部，用上述機械加工步驟，在上述金屬基板的第1主面的尚未形成上述凸部的規定的部分上，除了形成上述凹部之外，對于上述多個凸部的至少一個，還形成將其周圍圍起來的溝部。
20.一種制造多芯片組件構造體的方法，其特征是具有下述步驟對具有第1和第2主面的金屬基板部分地進行化學刻蝕，使得在金屬基板的第1主面上邊形成多個凸部的步驟；對上述金屬基板的第1主面進行機械加工，使得在上述金屬基板的第1主面的尚未形成上述凸部的規定的部分上，形成分別用來決定應當裝載半導體裸芯片器件的位置且深度比上述凸部的長度小的至少2個凹部，和對于上述多個凸部的至少一個，形成將其周圍圍起來的溝部的步驟；向上述每一凹部內裝載在表面上具有連接導體的半導體裸芯片器件的步驟；用絕緣層把上述金屬基板的第1主面和已裝載到其上邊的半導體裸芯片器件覆蓋起來的步驟；使上述半導體裸芯片器件的連接導體露出來那樣地實質上使上述絕緣層的表面平坦化的步驟；在上述平坦化后的絕緣層的表面上邊形成電連導體的步驟；使上述溝部露出來并使上述多個凸部的至少一個與上述基板電隔離為止，對上述基板的第2主面進行研削的步驟。
21.權利要求20所述的制作方法，其特征是上述金屬是銅或鋁。
22.權利要求20所述的制作方法，其特征是上述機械加工是沖壓加工，上述凹部具有比上述被刻蝕后的金屬基板的主面高的平滑度。
23.權利要求22所述的制作方法，其特征是上述沖壓加工，包括對于上述凹部的壁面加上向著凹部的底面面積減小這樣的斜度。
24.權利要求23所述的制作方法，其特征是上述凹部的斜度的角度，實質上為15度～60度。
25.權利要求22所述的制作方法，其特征是用來形成上述至少2個凹部和將上述凸部的周圍圍起來的溝部的對上述金屬基板的第1主面進行的沖壓加工，使用具有上模具和下模具的一對模具進行，上述下模具具有與上述溝部的個數和形狀對應的凹坑部分。
26.權利要求22所述的制作方法，其特征是用上述沖壓加工，在上述金屬基板的第1主面上，除了上述至少2個凹部和上述溝部之外，在基板的緣部上還形成管帽固定用凹部，在上述研削步驟之后，具有使覆蓋上述基板的第1主面的管帽嚙合到上述管帽固定用凹部上的步驟。
27.一種制造多芯片組件構造體的方法，其特征是具有下述步驟對具有第1和第2主面的半導體基板部分地進行化學刻蝕，使得在半導體基板的第1主面上邊形成多個凸部的步驟；對上述半導體基板的第1主面進行機械加工，使得在該半導體基板的第1主面的尚未形成上述凸部的規定的部分上，形成分別用來決定應當裝載半導體裸芯片器件的位置且深度比上述凸部的長度小的至少2個凹部，和對于上述多個凸部的至少一個，形成將其周圍圍起來的溝部的步驟；向上述每一凹部內裝載在表面上具有連接焊盤的半導體裸芯片器件的步驟；用絕緣層把上述半導體基板的第1主面和已裝載到其上邊的半導體裸芯片器件覆蓋起來的步驟；使上述半導體裸芯片器件的連接導體露出來那樣地實質上使上述絕緣層的表面平坦化的步驟；在上述平坦化后的絕緣層的表面上邊形成電連導體的步驟；使上述溝部露出來并使上述多個凸部的至少一個與上述基板電隔離為止，對上述基板的第2主面進行研削的步驟。
28.一種多芯片組件構造體，其特征是具有導電性基底基板、具有裝載于該基板上邊的金屬性的焊料凸點的多個裸芯片器件、和進行覆蓋使得把上述裸芯片器件埋進去的第1絕緣膜，上述絕緣膜的表面和上述裸芯片器件的焊料凸點實質上處于同一高度，在上述絕緣膜的上方形成布線圖形，上述焊料凸點和上述圖形進行電連，上述布線圖形和上述基底基板借助于導電性的接線端子連接，上述導電性接線端子借助于第2絕緣膜與上述基底基板隔離開來構成島狀的電極，上述裸芯片器件裝載用的凹部和導電性接線端子與上述基底基板一體形成。
29.權利要求28所述的多芯片組件構造體，其特征是在基底基板的一部分上設置凸部使得把上述多芯片組件構造體圍起來，在其上邊設置金屬性的凹狀管帽。
30.權利要求28所述的多芯片組件構造體，其特征是在多芯片構造體的側面一部分上設置凹坑，設置覆蓋上述多芯片組件構造體的金屬制造的管帽，使得上述凹坑作為限制器起作用。
31.一種多芯片組件構造體的制作方法，其特征是具有下述步驟在具有第1和第2主面的導電性基底基板的第1主面上邊，設置多個用來裝載裸芯片器件的凹部和基底基板的一部分接線端子狀地突出出來的塊的步驟；在上述塊的至少一個的根部設置溝的步驟；向上述芯片裝載用的凹部內裝載具有電極的裸芯片器件的步驟；在上述裸芯片器件的各個電極上邊，設置高度至少比上述裸芯片器件的高度之間的偏差高的金屬性焊料凸點的步驟；用第1絕緣膜進行覆蓋使得把上述裸芯片器件和上述焊料凸點和上述塊埋進去的步驟；使上述焊料凸點和上述塊和上述第1絕緣膜平坦化為規定的同一高度的步驟；在上述第1絕緣膜的上方形成布線圖形的步驟；采用用該第2主面使上述基底基板薄層化的辦法，作為電極形成用上述第1絕緣膜進行隔離的島狀的導體部分的步驟。
32.權利要求31所述的多芯片組件的制作方法，其特征是在基底基板的一部分上，預先設置凸部，使得把上述多芯片組件構造體的整個側面圍起來，并切成在該位置上進行切斷那樣大小的單位組件尺寸，在其上邊設置金屬性的凹狀管帽。
33.權利要求31所述的多芯片組件構造體的制作方法，其特征是在切割成與已裝載上述裸芯片器件的基底基板的第1主面相反的第2主面上的單位組件尺寸的情況下，在將成為組件的側面的部位上，預先設置下深度比上述薄層化時的切削量還深且比基底基板厚度淺的多個凹部，并在上述薄層化之后，再切成單位組件尺寸，并設置覆蓋上述多芯片組件構造體的金屬制造的管帽，使得在基底基板的側面形成的凹坑作為限制器起作用。
34.一種用來裝載多個裸芯片器件的基底基板的制作方法，其特征是具有用刻蝕法一直到規定的深度為止使導電性基底基板的規定的部分凹下去的第1步驟，和用使用模具的沖壓加工使在上述第1步驟中形成的凹部的規定的部分凹下到規定的深度的第2步驟。
35.權利要求34所述的制作方法，其特征是至少在上述第2步驟之前，還有形成用來使上述模具的位置對準的由2個以上的貫通孔構成的引導標記的步驟。
36.權利要求34所述的制作方法，其特征是用上述第1步驟用井字形框把多個組件間分隔開來形成凸狀的圍墻。
37.權利要求34所述的制作方法，其特征是用上述第2步驟形成的凹部是上述裸芯片器件的裝載位置，上述凹部的側面具有15到60度的斜度角。
全文摘要
一種裝載有多個半導體裸芯片器件的基底金屬基板,具有第1和第2主面,在第1主面上形成了至少一個凸部和用來決定裸芯片器件的裝載位置的至少2個凹部。凹部的深度比凸部的長度大且具有比金屬基板的主面更好的平滑度。金屬基板被部分地進行化學刻蝕以形成凸部,同時還進行機械加工以形成第1主面。導電性的凸部與已裝載上裸芯片器件的基板的部分進行隔離,在基底基板的第1和第2主面一側,用做用來進行電連的外部端子。
文檔編號H01L23/31GK1267396SQ98808253
公開日2000年9月20日 申請日期1998年8月19日 優先權日1997年8月19日
發明者關根健治, 山田宏治, 山崎松夫, 加賀谷修, 山下喜市 申請人:株式會社日立制作所