本(ben)發明屬于微(wei)電子技術領域，特(te)別涉(she)及一種(zhong)碳化硅(gui)微(wei)流道散熱(re)結構，可用于對三維(wei)集成電路的散熱(re)。

技術背景

在過去(qu)的(de)(de)幾(ji)十年中，微電(dian)子器件(jian)的(de)(de)尺寸按照摩爾定律不(bu)斷縮(suo)小,電(dian)子產(chan)品的(de)(de)性能不(bu)斷提高(gao)(gao)。集(ji)成(cheng)度(du)(du)(du)密度(du)(du)(du)越來越大(da)，芯(xin)片(pian)上集(ji)成(cheng)的(de)(de)晶體管(guan)的(de)(de)數目(mu)成(cheng)倍的(de)(de)增(zeng)(zeng)加；隨(sui)著電(dian)子產(chan)品多功(gong)能化、小型化，使(shi)得單位芯(xin)片(pian)功(gong)耗(hao)迅速增(zeng)(zeng)加，單位體積內的(de)(de)熱流(liu)量增(zeng)(zeng)大(da)，芯(xin)片(pian)溫(wen)度(du)(du)(du)迅速提高(gao)(gao)。由于溫(wen)度(du)(du)(du)對芯(xin)片(pian)的(de)(de)影響，使(shi)得芯(xin)片(pian)的(de)(de)壽命(ming)降低；不(bu)同區域的(de)(de)溫(wen)度(du)(du)(du)不(bu)同，過高(gao)(gao)的(de)(de)溫(wen)度(du)(du)(du)還(huan)可能導(dao)致芯(xin)片(pian)發生形變。

由于半導體制作(zuo)工藝尺(chi)寸縮小到深亞(ya)微米(mi)量級后，工藝技(ji)術逐漸達(da)到物理極(ji)限，量子(zi)效(xiao)應(ying)、短溝道效(xiao)應(ying)等小尺(chi)寸效(xiao)應(ying)越來越凸顯，使(shi)得二維(wei)集成電(dian)路(lu)的(de)發展遇(yu)到瓶頸問題。此外，隨著二維(wei)集成電(dian)路(lu)的(de)集成度(du)不斷提高(gao)，每(mei)片(pian)芯片(pian)上(shang)的(de)器件單元(yuan)數量急劇增(zeng)加，芯片(pian)面積增(zeng)大，單元(yuan)間連線的(de)增(zeng)長既(ji)影響電(dian)路(lu)工作(zuo)速(su)度(du)又占用很多(duo)面積，嚴(yan)重影響集成度(du)和工作(zuo)速(su)度(du)的(de)進一步提高(gao)。

為解(jie)決上(shang)述問題產生(sheng)了(le)三(san)(san)(san)維(wei)集(ji)成(cheng)電(dian)(dian)路(lu)(lu)，它(ta)通過(guo)(guo)在“z軸”方向垂直集(ji)成(cheng)多(duo)(duo)個芯(xin)片(pian)達到(dao)延伸摩爾定律的(de)(de)(de)目的(de)(de)(de)。三(san)(san)(san)維(wei)集(ji)成(cheng)電(dian)(dian)路(lu)(lu)能夠(gou)大(da)幅度(du)(du)(du)(du)得(de)降低全局(ju)互連(lian)線的(de)(de)(de)長度(du)(du)(du)(du)；提高數據傳輸帶(dai)寬；減(jian)小(xiao)芯(xin)片(pian)面積，提高集(ji)成(cheng)度(du)(du)(du)(du)；實(shi)現(xian)異(yi)質芯(xin)片(pian)集(ji)成(cheng)。但是(shi)(shi)三(san)(san)(san)維(wei)芯(xin)片(pian)堆(dui)疊(die)包(bao)含多(duo)(duo)個高性能處(chu)理器，它(ta)的(de)(de)(de)功率密(mi)度(du)(du)(du)(du)超過(guo)(guo)了(le)傳統冷卻技術的(de)(de)(de)能力。當這些芯(xin)片(pian)堆(dui)疊(die)時，電(dian)(dian)源分配(pei)和(he)冷卻變得(de)更(geng)加(jia)嚴峻；多(duo)(duo)層(ceng)芯(xin)片(pian)內部(bu)產生(sheng)的(de)(de)(de)熱(re)(re)(re)量必須通過(guo)(guo)相鄰芯(xin)片(pian)層(ceng)和(he)鍵合層(ceng)才能到(dao)達散熱(re)(re)(re)器，因(yin)而一層(ceng)的(de)(de)(de)溫(wen)(wen)度(du)(du)(du)(du)增加(jia)將影響(xiang)其(qi)他層(ceng)。芯(xin)片(pian)溫(wen)(wen)度(du)(du)(du)(du)是(shi)(shi)決定半(ban)導(dao)體(ti)器件可靠性的(de)(de)(de)主(zhu)要(yao)因(yin)素，超過(guo)(guo)50％的(de)(de)(de)集(ji)成(cheng)電(dian)(dian)路(lu)(lu)失效是(shi)(shi)由(you)于(yu)熱(re)(re)(re)問題。因(yin)此三(san)(san)(san)維(wei)集(ji)成(cheng)電(dian)(dian)路(lu)(lu)的(de)(de)(de)散熱(re)(re)(re)問題變的(de)(de)(de)異(yi)常(chang)嚴峻，需要(yao)新型的(de)(de)(de)熱(re)(re)(re)管理策略解(jie)決散熱(re)(re)(re)問題。

1981年，美國的tuckerman和pease開創性的提出了一種微流道散熱器并研究了這種應用在超大規模集成電路的情況。這種散熱器采用的是用硅制造而成的水冷矩形微流道結構。流道間隔100μm、通道寬50μm、深300μm，可以在1cm²芯片上散(san)(san)去790w的熱(re)(re)量，使芯片表(biao)面溫度保持低于71℃。所以微(wei)流道(dao)是特(te)別有效(xiao)的冷卻方式(shi)，這種散(san)(san)熱(re)(re)方式(shi)使冷卻液通過遍布熱(re)(re)源區域的微(wei)流道(dao)進行熱(re)(re)交換，能(neng)夠滿足三維集成電路高(gao)性能(neng)微(wei)處理器(qi)的要求(qiu)。

與傳統(tong)的(de)空(kong)氣冷卻(que)(que)方式(shi)相比(bi)，由于(yu)液體的(de)熱轉移(yi)系數高(gao)于(yu)空(kong)氣冷卻(que)(que)，所(suo)以(yi)微流道(dao)冷卻(que)(que)可以(yi)有效(xiao)散熱并解(jie)決熱點(dian)分布不均勻的(de)問題。芯片(pian)采用倒(dao)裝(zhuang)芯片(pian)封裝(zhuang)，微流道(dao)集成在(zai)每層芯片(pian)的(de)背面，每層芯片(pian)都能(neng)得(de)到充(chong)分的(de)冷卻(que)(que)。

在現有的(de)(de)(de)(de)三維集成電路(lu)中，微流道(dao)(dao)結構主要(yao)采用硅材(cai)料，流道(dao)(dao)截面(mian)為(wei)矩形；由于(yu)液體與流道(dao)(dao)壁的(de)(de)(de)(de)接觸(chu)面(mian)積小，硅的(de)(de)(de)(de)熱(re)導(dao)(dao)率(lv)低，導(dao)(dao)致(zhi)散(san)熱(re)能力低。要(yao)通(tong)(tong)過增(zeng)大微流道(dao)(dao)的(de)(de)(de)(de)高度達到(dao)散(san)熱(re)能力，這樣(yang)勢必增(zeng)大了芯片的(de)(de)(de)(de)厚度，由于(yu)在三維集成電路(lu)中，垂直(zhi)(zhi)硅通(tong)(tong)孔(kong)(kong)tsv的(de)(de)(de)(de)縱(zong)深比要(yao)在一(yi)定的(de)(de)(de)(de)范(fan)圍(wei)內(nei)，為(wei)滿足縱(zong)深比的(de)(de)(de)(de)要(yao)求，由于(yu)微流道(dao)(dao)的(de)(de)(de)(de)存在使(shi)得芯片厚度增(zeng)加(jia)，垂直(zhi)(zhi)硅通(tong)(tong)孔(kong)(kong)tsv的(de)(de)(de)(de)直(zhi)(zhi)徑增(zeng)大，使(shi)得垂直(zhi)(zhi)硅通(tong)(tong)孔(kong)(kong)tsv占據較(jiao)大的(de)(de)(de)(de)硅面(mian)積，影響芯片的(de)(de)(de)(de)電學性能。

技術實現要素：

本發明的(de)目的(de)在(zai)于針對上述現有技術的(de)不足(zu)，提出一種三維集成電路的(de)碳(tan)化硅微流道散熱(re)結構及其制造(zao)方法，提高(gao)微流道的(de)散熱(re)能力，同時減小(xiao)芯片(pian)厚度(du)的(de)增加。

為實現(xian)上述目的(de)，本發明的(de)三維集成電路(lu)的(de)碳(tan)化硅(gui)(gui)微流道(dao)散熱結構，包括上層芯(xin)片(pian)(pian)和(he)下層芯(xin)片(pian)(pian)，每層芯(xin)片(pian)(pian)包括電路(lu)層、硅(gui)(gui)襯(chen)底、流道(dao)壁、微流道(dao)和(he)硅(gui)(gui)流道(dao)帽，其特征(zheng)在(zai)于(yu)：

所述流(liu)(liu)(liu)道(dao)(dao)壁(bi)(bi)(bi)(bi)，其包括(kuo)硅流(liu)(liu)(liu)道(dao)(dao)壁(bi)(bi)(bi)(bi)和碳化硅流(liu)(liu)(liu)道(dao)(dao)壁(bi)(bi)(bi)(bi)，且碳化硅流(liu)(liu)(liu)道(dao)(dao)壁(bi)(bi)(bi)(bi)外延生長在硅流(liu)(liu)(liu)道(dao)(dao)壁(bi)(bi)(bi)(bi)的下方；

所述微流(liu)(liu)道(dao)，其(qi)橫截面(mian)采(cai)用上(shang)部(bu)為半橢圓形下部(bu)為矩(ju)形的一體結(jie)構，位于硅(gui)(gui)流(liu)(liu)道(dao)壁(bi)(bi)的下方，且上(shang)部(bu)的半橢圓形與(yu)硅(gui)(gui)流(liu)(liu)道(dao)壁(bi)(bi)相鄰，下部(bu)的矩(ju)形與(yu)碳(tan)化硅(gui)(gui)流(liu)(liu)道(dao)壁(bi)(bi)相鄰。

為(wei)實現上述目(mu)的(de)(de)，本發(fa)明制備三(san)維集(ji)成電(dian)路的(de)(de)碳化硅微(wei)流道散熱結構(gou)的(de)(de)方法，包括：

1)在厚度hsi為(wei)70～250μm的(de)硅(gui)襯底樣品正面(mian)進行外(wai)延生長(chang)厚度hb為(wei)2～10μm的(de)外(wai)延層(ceng)，用(yong)于(yu)制(zhi)作芯(xin)片電路；

2)對完成外延層生長的(de)(de)樣(yang)品背面(mian)依次進(jin)行化(hua)學機(ji)械拋光(guang)、涂光(guang)刻(ke)(ke)(ke)膠、烘(hong)干、曝光(guang)和顯(xian)影光(guang)刻(ke)(ke)(ke)，形(xing)(xing)(xing)成光(guang)刻(ke)(ke)(ke)膠掩(yan)膜(mo)，再采(cai)用等(deng)離子體刻(ke)(ke)(ke)蝕(shi)工藝(yi)對硅襯底進(jin)行刻(ke)(ke)(ke)蝕(shi)，形(xing)(xing)(xing)成多(duo)個(ge)硅基(ji)矩形(xing)(xing)(xing)溝道(dao)(dao)(dao)，其(qi)中(zhong)(zhong)，中(zhong)(zhong)間(jian)溝道(dao)(dao)(dao)的(de)(de)寬(kuan)(kuan)度(du)ws為(wei)30～200μm，高(gao)度(du)hc為(wei)50～200μm，邊緣兩側的(de)(de)溝道(dao)(dao)(dao)寬(kuan)(kuan)度(du)為(wei)中(zhong)(zhong)間(jian)的(de)(de)溝道(dao)(dao)(dao)寬(kuan)(kuan)度(du)的(de)(de)一(yi)半，高(gao)度(du)相同(tong)；溝道(dao)(dao)(dao)壁的(de)(de)寬(kuan)(kuan)度(du)wc為(wei)30～200μm；

3)在溝道(dao)刻(ke)蝕完成(cheng)后的(de)樣品背面外(wai)延生長(chang)碳化(hua)硅(gui)，使碳化(hua)硅(gui)填充滿全部溝道(dao)；

4)對外延生長碳化(hua)硅后的(de)樣(yang)品背(bei)面(mian)進行(xing)拋(pao)光，直(zhi)至背(bei)面(mian)能夠觀測(ce)到規律交替分(fen)布的(de)硅材料(liao)和碳化(hua)硅材料(liao)；

5)在(zai)拋(pao)光后(hou)的(de)樣品背面邊緣兩側(ce)的(de)硅(gui)流(liu)道壁底(di)面上(shang)涂(tu)光刻膠，對邊緣兩側(ce)的(de)硅(gui)進行(xing)保護；對中間裸露(lu)的(de)硅(gui)進行(xing)刻蝕(shi)，并使硅(gui)刻蝕(shi)的(de)深度(du)超過碳化硅(gui)材料的(de)厚(hou)度(du)，形成新型微流(liu)道和碳化硅(gui)流(liu)道壁；

6)將刻蝕完成的樣品底部(bu)與硅流道帽粘合，并在樣品正面外延層(ceng)制(zhi)作電路，形(xing)成電路層(ceng)，完成第一層(ceng)芯片的制(zhi)作；

7)重復步驟(zou)1)-6)得到(dao)第(di)二層芯片；

8)將兩層芯片在垂(chui)直方向根據電學連接特(te)性連接到(dao)一起，形成三維集成電路(lu)的碳化(hua)硅微流道散(san)熱(re)結構。

與現有(you)結(jie)構(gou)相比，本(ben)發明具有(you)下述優點：

1、本發明引入(ru)碳(tan)化(hua)硅(gui)材料作為(wei)流(liu)(liu)道(dao)(dao)壁(bi)，由于碳(tan)化(hua)硅(gui)的(de)熱(re)導率(lv)高，所以提升(sheng)了微流(liu)(liu)道(dao)(dao)散熱(re)結構的(de)熱(re)導率(lv)，增(zeng)強了流(liu)(liu)道(dao)(dao)壁(bi)與流(liu)(liu)道(dao)(dao)內液體的(de)熱(re)交換能力(li)，使得液體可以帶(dai)走更多的(de)熱(re)量(liang)；同(tong)時增(zeng)強了相鄰微流(liu)(liu)道(dao)(dao)間的(de)輔助散熱(re)能力(li)，從而大(da)大(da)提升(sheng)了微流(liu)(liu)道(dao)(dao)散熱(re)結構的(de)散熱(re)性能。

2、本(ben)發明由(you)于引入了新型微(wei)流(liu)(liu)道形狀，增加了微(wei)流(liu)(liu)道與流(liu)(liu)道壁(bi)的散熱接觸面積，縮(suo)短(duan)了與電路(lu)層的距離，使得液(ye)體可以帶走更多的熱量(liang)，增強(qiang)了微(wei)流(liu)(liu)道的散熱能(neng)力。

3、本(ben)發明由于引入(ru)碳化(hua)硅材料作(zuo)為流道壁和新型微(wei)流道形狀，提高了(le)散(san)熱(re)能力，減小了(le)微(wei)流道的高度和芯片的厚度，使得三維集(ji)成電路(lu)中的垂直硅通孔tsv性能得到改善，同(tong)時(shi)，提高了(le)集(ji)成電路(lu)的電學性能。

附圖說明

圖1是(shi)本(ben)發明三維集(ji)成電路的(de)碳(tan)化硅微流(liu)道散熱結構(gou)的(de)整體(ti)結構(gou)示意圖；

圖(tu)2是本(ben)發(fa)明(ming)三維集成電(dian)路的碳化硅微流(liu)道散熱(re)結構的制作流(liu)程示意(yi)圖(tu)。

具體實施方式

以下結合附圖和(he)具體實施例(li)，對本發明做進一步描述。

參照圖1，本發明整體結(jie)構包(bao)括上層(ceng)芯片1，下層(ceng)芯片2，每(mei)層(ceng)芯片包(bao)括電路層(ceng)3、硅(gui)襯底(di)4、硅(gui)流(liu)道(dao)壁5、碳化硅(gui)流(liu)道(dao)壁6、微流(liu)道(dao)7和硅(gui)微流(liu)道(dao)帽8，其中，

所述(shu)電路(lu)層(ceng)3位于芯片正面的頂部，厚度hb為2～10μm；

所述硅襯底4緊鄰電(dian)路(lu)層并位于其下方，厚度為20～50μm；

所述硅流道(dao)壁(bi)5，緊鄰硅襯底4并(bing)位于其(qi)下方，形狀為(wei)半橢圓形；

所述碳(tan)化硅流道(dao)壁(bi)6，其(qi)外延生長(chang)在硅流道(dao)壁(bi)5的下(xia)方，形狀為矩形，寬度ws為30～200μm，高度hc為50～200μm；

所(suo)述微流(liu)道(dao)(dao)7，其橫截(jie)(jie)面采用上部為(wei)半(ban)(ban)橢(tuo)(tuo)圓形(xing)下(xia)(xia)部為(wei)矩形(xing)的一體結構，位(wei)于硅(gui)流(liu)道(dao)(dao)壁5的下(xia)(xia)方，其下(xia)(xia)部的矩形(xing)截(jie)(jie)面寬(kuan)度wc為(wei)30～200μm，高度hc為(wei)50～200μm，并與碳化硅(gui)流(liu)道(dao)(dao)壁6相鄰；其上部的半(ban)(ban)橢(tuo)(tuo)圓形(xing)截(jie)(jie)面長直(zhi)徑(jing)wt為(wei)(wc+0.2ws)～(wc+0.4ws)，高度ht為(wei)20～50μm，且上部的半(ban)(ban)橢(tuo)(tuo)圓形(xing)與硅(gui)流(liu)道(dao)(dao)壁5相鄰；

所述硅流道帽8緊鄰微流道7且位于其(qi)下方(fang)，并(bing)與芯(xin)片底部粘合，厚度hm為20～100μm。

參照圖2，本發明(ming)的制(zhi)作(zuo)流程給出(chu)如下三種實(shi)施例：

實施例(li)一，制作硅襯底樣品厚度(du)hsi為(wei)(wei)70μm；碳(tan)化(hua)硅流(liu)道(dao)壁的(de)寬度(du)ws為(wei)(wei)30μm，高度(du)hc為(wei)(wei)50μm；硅流(liu)道(dao)壁的(de)長直徑wt為(wei)(wei)36μm，高度(du)ht為(wei)(wei)20μm的(de)三維集成電路的(de)碳(tan)化(hua)硅微流(liu)道(dao)散熱結構。

步(bu)驟1，生長外延層，如圖(tu)2(a)。

在厚度(du)hsi為70μm的(de)硅襯底(di)樣品正面(mian)進(jin)行外(wai)延(yan)生長厚度(du)hb為2μm的(de)外(wai)延(yan)層(ceng)，用于制作(zuo)芯片電路(lu)。

步驟2，刻蝕硅基矩形(xing)溝(gou)道，如圖2(b)。

(2.1)對完(wan)成外延層生長(chang)的樣品背面依次(ci)進行化學機械拋光、涂光刻(ke)膠(jiao)(jiao)、烘干、曝(pu)光和顯(xian)影光刻(ke)，形(xing)成光刻(ke)膠(jiao)(jiao)掩膜；

(2.2)形成光刻膠(jiao)掩膜(mo)后，對樣品背(bei)面沒有被光刻膠(jiao)保(bao)護的(de)(de)(de)硅采(cai)用等離子體刻蝕工藝進行刻蝕，形成多個(ge)硅基矩形溝道(dao)，其中，中間溝道(dao)的(de)(de)(de)寬(kuan)度(du)(du)ws為(wei)30μm，高度(du)(du)hc為(wei)50μm，邊緣兩側的(de)(de)(de)溝道(dao)寬(kuan)度(du)(du)為(wei)中間的(de)(de)(de)溝道(dao)寬(kuan)度(du)(du)的(de)(de)(de)一半，高度(du)(du)相同(tong)；溝道(dao)壁的(de)(de)(de)寬(kuan)度(du)(du)wc為(wei)30μm。

步驟3，外(wai)延生長碳化硅(gui)，如圖2(c)。

在溝道(dao)刻蝕完成后(hou)的樣品背面外延生長碳化硅，使(shi)碳化硅填充(chong)滿(man)全部(bu)溝道(dao)。

步驟(zou)4，拋光，如(ru)圖2(d)。

由于外(wai)延生長碳(tan)化(hua)硅后，樣(yang)品背面凹凸不平(ping)并(bing)且硅材(cai)料(liao)表面被碳(tan)化(hua)硅覆蓋(gai)，所以需要對樣(yang)品背面進(jin)行物(wu)理(li)拋光，直(zhi)至(zhi)背面能(neng)夠(gou)觀測(ce)到規律交替分(fen)布的(de)硅材(cai)料(liao)和碳(tan)化(hua)硅材(cai)料(liao)。

步驟(zou)5，刻蝕新型微流道，如圖2(e)。

(5.1)在拋(pao)光后(hou)的樣品背(bei)面(mian)邊緣兩(liang)側(ce)的硅流道壁(bi)底面(mian)上涂光刻(ke)膠，用于(yu)對邊緣兩(liang)側(ce)的硅進行(xing)保護；

(5.2)采用濕法刻(ke)(ke)蝕(shi)工藝刻(ke)(ke)蝕(shi)中(zhong)間裸露的(de)硅(gui)(gui)，由于只(zhi)有硅(gui)(gui)被刻(ke)(ke)蝕(shi)掉，所以留下外延生長(chang)的(de)碳化(hua)硅(gui)(gui)作為(wei)(wei)流道壁，碳化(hua)硅(gui)(gui)流道壁的(de)寬(kuan)度(du)ws為(wei)(wei)30μm，高度(du)hc為(wei)(wei)50μm；當硅(gui)(gui)刻(ke)(ke)蝕(shi)的(de)深(shen)度(du)與生長(chang)的(de)碳化(hua)硅(gui)(gui)深(shen)度(du)相同時(shi)，得到矩形微流道，其寬(kuan)度(du)wc為(wei)(wei)30μm，高度(du)hc為(wei)(wei)50μm；

(5.3)對矩形(xing)微流(liu)道繼(ji)續進(jin)行刻蝕，使硅(gui)刻蝕的深(shen)度超過(guo)碳化硅(gui)材料的厚度。由于刻蝕會(hui)同時(shi)向豎直(zhi)方向和(he)水平(ping)方向進(jin)行，會(hui)形(xing)成半橢圓形(xing)的微流(liu)道。其長直(zhi)徑wt為(wei)36μm，高(gao)度ht為(wei)20μm，頂(ding)部(bu)(bu)與(yu)電路層(ceng)的距離(li)為(wei)20μm，得到上部(bu)(bu)為(wei)半橢圓形(xing)下部(bu)(bu)為(wei)矩形(xing)的一體結構的新型微流(liu)道。

步驟6，粘合硅流道(dao)帽并形成電路層，如圖2(f)。

選用厚度hm為20μm的(de)硅流道(dao)帽，將(jiang)刻蝕完成的(de)樣品底(di)部(bu)與(yu)硅流道(dao)帽粘合；再在(zai)樣品正面外(wai)延層制作電(dian)路(lu)，形成電(dian)路(lu)層，得到第一層完整的(de)芯片結構。

步驟7，得到兩層(ceng)芯片。

重復(fu)步驟1-6，得到(dao)第二層芯(xin)片結構。

步驟8，將(jiang)兩層芯片(pian)在垂直方向根據(ju)電學(xue)連接特性連接到一(yi)起(qi)，形成三維(wei)集成電路的碳化硅微流(liu)道散(san)熱結(jie)構(gou)，如圖2(g)。

實施例二(er)，制(zhi)作硅(gui)(gui)襯底樣品(pin)厚度(du)hsi為(wei)150μm；碳化(hua)硅(gui)(gui)流(liu)(liu)道(dao)壁的(de)寬(kuan)度(du)ws為(wei)100μm，高度(du)hc為(wei)120μm；硅(gui)(gui)流(liu)(liu)道(dao)壁的(de)長(chang)直徑wt為(wei)130μm，高度(du)ht為(wei)35μm的(de)三維(wei)集成電路(lu)的(de)碳化(hua)硅(gui)(gui)微流(liu)(liu)道(dao)散熱結構(gou)。

步(bu)驟一，生長外延層(ceng)，即在厚(hou)度hsi為150μm的(de)硅襯底樣品正面(mian)外延生長厚(hou)度hb為6μm的(de)外延層(ceng)，用(yong)于制作芯片電(dian)路，如圖2(a)。

步驟二，刻蝕硅(gui)基矩形溝道，如(ru)圖2(b)。

(2a)對完成外(wai)延層生(sheng)長的樣品背面依次進行化學機械拋(pao)光、涂光刻膠、烘干、曝光和顯影光刻，形成光刻膠掩膜(mo)；

(2b)形成光(guang)刻(ke)膠掩膜后(hou)，對(dui)樣品(pin)背面沒有被光(guang)刻(ke)膠保護(hu)的(de)(de)硅采用(yong)等離(li)子體(ti)刻(ke)蝕工藝進行刻(ke)蝕，形成多(duo)個(ge)硅基矩形溝(gou)道(dao)(dao)，其中，中間(jian)溝(gou)道(dao)(dao)的(de)(de)寬(kuan)度(du)ws為80μm，高度(du)hc為120μm，邊緣兩(liang)側(ce)的(de)(de)溝(gou)道(dao)(dao)寬(kuan)度(du)為中間(jian)的(de)(de)溝(gou)道(dao)(dao)寬(kuan)度(du)的(de)(de)一半，高度(du)相同；溝(gou)道(dao)(dao)壁的(de)(de)寬(kuan)度(du)wc為100μm。

步(bu)驟三，外(wai)延生長碳化(hua)硅，如圖2(c)。

本步驟的(de)具體實(shi)現與實(shi)施例一的(de)步驟3相(xiang)同。

步驟四，拋光，如(ru)圖2(d)。

本步驟的具(ju)體實(shi)現(xian)與實(shi)施例一(yi)的步驟4相(xiang)同(tong)。

步驟五，刻蝕新(xin)型微流道，如圖2(e)。

(5a)在拋光后的樣品(pin)背面(mian)邊(bian)緣兩側(ce)的硅流道壁(bi)底面(mian)上涂光刻膠，用于對邊(bian)緣兩側(ce)的硅進(jin)行(xing)保護(hu)；

(5b)采用濕法刻蝕(shi)工(gong)藝對沒(mei)有(you)被光刻膠保(bao)護的(de)硅(gui)進行刻蝕(shi)，形(xing)成寬(kuan)度(du)(du)ws為(wei)80μm，高度(du)(du)hc為(wei)120μm的(de)碳化硅(gui)流(liu)道(dao)壁，并當硅(gui)刻蝕(shi)的(de)深(shen)度(du)(du)與生長的(de)碳化硅(gui)深(shen)度(du)(du)相(xiang)同時，得(de)到寬(kuan)度(du)(du)wc為(wei)100μm，高度(du)(du)hc為(wei)120μm的(de)矩形(xing)微流(liu)道(dao)；

(5c)在(zai)得(de)到的(de)(de)矩形(xing)微(wei)流道(dao)內繼續刻(ke)蝕(shi)，使硅(gui)刻(ke)蝕(shi)的(de)(de)深度超(chao)過碳化硅(gui)材(cai)料(liao)的(de)(de)厚度；由于刻(ke)蝕(shi)液(ye)體(ti)在(zai)碳化硅(gui)材(cai)料(liao)上方同時(shi)對(dui)水平方向和豎(shu)直方向上的(de)(de)硅(gui)進行刻(ke)蝕(shi)，所以可以刻(ke)蝕(shi)形(xing)成半橢(tuo)圓(yuan)形(xing)的(de)(de)微(wei)流道(dao)，其長直徑wt為(wei)130μm，高度ht為(wei)35μm，頂部(bu)與(yu)電(dian)路層的(de)(de)距離(li)為(wei)35μm，得(de)到上部(bu)為(wei)半橢(tuo)圓(yuan)形(xing)下部(bu)為(wei)矩形(xing)的(de)(de)一(yi)體(ti)結構的(de)(de)新型微(wei)流道(dao)，能夠增大微(wei)流道(dao)的(de)(de)散熱(re)面積(ji)，提高散熱(re)能力。

步驟六，粘合硅流道帽并形成電路(lu)層，如(ru)圖2(f)。

將刻蝕完(wan)成(cheng)的(de)樣品(pin)底部與厚度hm為60μm的(de)硅流道帽粘合；再(zai)在樣品(pin)正(zheng)面外延層(ceng)(ceng)制作電(dian)路，形(xing)成(cheng)電(dian)路層(ceng)(ceng)，得到第一層(ceng)(ceng)完(wan)整的(de)芯(xin)片(pian)結構。

步驟七，重復步驟一到(dao)步驟六，得到(dao)第二層芯片結構。

步驟八，將兩層(ceng)芯(xin)片在(zai)垂直方向根據電(dian)學連(lian)接(jie)特性(xing)連(lian)接(jie)到一起，形成(cheng)三(san)維集成(cheng)電(dian)路的碳化硅微流道(dao)散熱結構，如圖2(g)。

實施例三，制作硅襯底樣品厚度(du)hsi為(wei)250μm；碳化(hua)硅流(liu)道壁的寬(kuan)度(du)ws為(wei)200μm，高度(du)hc為(wei)200μm；硅流(liu)道壁的長直徑wt為(wei)280μm，高度(du)ht為(wei)200μm的三維集成電路的碳化(hua)硅微流(liu)道散熱結(jie)構。

步驟a，生(sheng)長外延層(ceng)，即(ji)在厚度hsi為250μm的硅襯底樣品正面(mian)外延生(sheng)長厚度hb為10μm的外延層(ceng)，用于制作(zuo)芯片電(dian)路，如圖2(a)。

步驟b，刻蝕硅基(ji)矩(ju)形溝(gou)道，如圖2(b)。

(b1)對完成外延(yan)層生長的樣品背面依次進(jin)行化(hua)學機械拋光；

(b2)對拋光(guang)后(hou)的(de)樣(yang)品涂光(guang)刻(ke)(ke)膠(jiao)、烘干、曝光(guang)和(he)顯影光(guang)刻(ke)(ke)，在樣(yang)品上形成光(guang)刻(ke)(ke)膠(jiao)掩膜；

(b3)形成(cheng)(cheng)光(guang)刻膠掩膜(mo)后(hou)，對樣(yang)品背面沒(mei)有被光(guang)刻膠保護的(de)硅采(cai)用等(deng)離子體刻蝕(shi)(shi)工藝(yi)進行刻蝕(shi)(shi)，形成(cheng)(cheng)多(duo)個硅基矩形溝(gou)道(dao)，其中，中間(jian)溝(gou)道(dao)的(de)寬(kuan)度(du)(du)(du)ws為200μm，高度(du)(du)(du)hc為200μm，邊緣(yuan)兩側的(de)溝(gou)道(dao)寬(kuan)度(du)(du)(du)為中間(jian)的(de)溝(gou)道(dao)寬(kuan)度(du)(du)(du)的(de)一(yi)半(ban)，高度(du)(du)(du)相(xiang)同；溝(gou)道(dao)壁的(de)寬(kuan)度(du)(du)(du)wc為200μm。

步驟c，外(wai)延生長碳化(hua)硅，如圖2(c)。

本步驟(zou)(zou)的(de)具體實現與(yu)實施例一的(de)步驟(zou)(zou)3相同。

步驟d，拋光，如圖2(d)。

本步(bu)驟的(de)具體實(shi)現與實(shi)施例一(yi)的(de)步(bu)驟4相(xiang)同。

步驟e，刻蝕(shi)新型(xing)微(wei)流道，如(ru)圖(tu)2(e)。

(e1)在拋光后的樣品背面(mian)邊緣(yuan)兩側的硅(gui)流(liu)道壁底面(mian)上涂光刻(ke)膠，用于對邊緣(yuan)兩側的硅(gui)進行保護；

(e2)在涂完光(guang)刻(ke)(ke)膠的樣品(pin)背面進行濕(shi)法刻(ke)(ke)蝕工(gong)藝(yi)處理，刻(ke)(ke)蝕沒有光(guang)刻(ke)(ke)膠保護的硅(gui)，當硅(gui)刻(ke)(ke)蝕的深度(du)(du)與生長(chang)的碳化硅(gui)深度(du)(du)相(xiang)同時(shi)，形(xing)成矩(ju)形(xing)微(wei)流道(dao)，其寬(kuan)度(du)(du)wc為200μm，高度(du)(du)hc為200μm；同時(shi)形(xing)成碳化硅(gui)流道(dao)壁，其寬(kuan)度(du)(du)ws為200μm，高度(du)(du)hc為200μm；

(e3)在得到(dao)的(de)矩(ju)(ju)形(xing)微(wei)流(liu)道(dao)內繼(ji)續刻蝕(shi)，使硅刻蝕(shi)的(de)深度(du)超(chao)過碳化硅材(cai)料的(de)厚度(du)，由于刻蝕(shi)會(hui)同時在豎直(zhi)方向(xiang)和(he)水平方向(xiang)進(jin)行，所以可以刻蝕(shi)形(xing)成半橢圓形(xing)的(de)微(wei)流(liu)道(dao)，得到(dao)上(shang)部為(wei)(wei)半橢圓形(xing)下部為(wei)(wei)矩(ju)(ju)形(xing)的(de)一(yi)體(ti)結(jie)構，該半橢圓形(xing)微(wei)流(liu)道(dao)長的(de)直(zhi)徑wt為(wei)(wei)280μm，高度(du)ht為(wei)(wei)50μm，頂部與電(dian)路層的(de)距離為(wei)(wei)50μm。

步驟(zou)f，粘合硅流(liu)道帽并形(xing)成電(dian)路(lu)層，如圖2(f)。

選用(yong)厚度hm為100μm的(de)硅流(liu)道帽，將(jiang)刻蝕完(wan)(wan)成的(de)樣品底部(bu)與硅流(liu)道帽粘合；再在樣品正面外(wai)延層制作電路，形成電路層，得到第(di)一層完(wan)(wan)整的(de)芯片結(jie)構。

步驟g，重復步驟a-f，得到第二(er)層芯片結構。

步驟(zou)h，將兩層芯片(pian)在垂直方向根(gen)據電學(xue)連(lian)接特性連(lian)接到(dao)一起，形成三維(wei)集成電路的碳化硅微流道散熱結構，如圖2(g)。

以上(shang)(shang)所述(shu)僅為本發(fa)明的(de)具體實施例，不(bu)構成對本發(fa)明的(de)任何限制(zhi)。應當理(li)解的(de)是，對本領域專業技(ji)術(shu)人(ren)員來說(shuo)，在了(le)解發(fa)明原理(li)和(he)(he)結(jie)(jie)構后，都可能在不(bu)背離發(fa)明原理(li)和(he)(he)結(jie)(jie)構的(de)情況(kuang)下，根(gen)據上(shang)(shang)述(shu)說(shuo)明形式(shi)、細節(jie)和(he)(he)參(can)數等加以改進和(he)(he)變換(huan)，而(er)所有這些改進和(he)(he)變換(huan)都應屬(shu)于本發(fa)明所附權利(li)要(yao)求的(de)保護范圍。