專利名稱：一種抗輻照的Halo結構MOS器件及其制備方法
技術領域：
本發明涉及超深亞微米器件，特別涉及具有抗總劑量輻照特性的Halo摻雜結構 MOS器件，屬于集成電路領域。
背景技術：
集成電路技術由于成本低、功能強大、體積小等優點已經成為推動電子信息產業及社會發展的重要動力。集成電路芯片被廣泛應用于計算機、通訊、汽車、工業控制及消費電子等領域。集成電路芯片同樣大量應用于空間技術中，空間環境應用中的集成電路受到空間輻射的影響，芯片的可靠性及壽命將受到影響。對于超深亞微米器件而言，輻照的影響主要是在STI (淺溝槽隔離)產生的氧化物陷阱電荷導致的寄生泄漏溝道。輻照在氧化層中引入氧化物陷阱電荷，這些陷阱電荷吸引硅層中的電子形成寄生的導電溝道使器件的泄漏電流增大，導致電路靜態功耗升高及可靠性降低等退化效果，使電路速度降低甚至實效。超深亞微米器件是集成電路的基本組成單元，隨著器件溝道長度的不斷縮小，研究能夠提高超深亞微米器件抗輻照能力的方法具有重大的意義。Halo結構由于能夠抑制超深亞微米器件的短溝道效應、穿通效應等而被廣泛應用于超深亞微米器件中，其結構特點在于在溝道深度方向引入一個高摻雜口袋型區域包圍溝道區域靠近源漏的兩端。Halo摻雜的作用是使用重摻雜區域削弱源漏區域對于溝道中電荷的分享從而提高柵極對溝道的控制作用，從而使器件的短溝道特性得到提高。優化設計 Halo摻雜結構的參數可以使器件擁有優秀的特性。Halo結構在改善器件的抗輻照性能(主要是減小由于輻照引起的寄生泄漏電流) 方面同樣具有作用。Halo摻雜結構中重摻雜區域的引入可以使溝道深度方向上的電勢降落更快，從而減小了隔離氧化層中的有效電場，最終使輻照引起的陷阱電荷數量減少，使輻照引起的寄生泄漏電流減小。優化設計Halo摻雜結構的參數可以提高器件的抗輻照能力，這對于提高器件在輻照下的性能有重要作用。對于應用于空間輻照環境下的集成電路芯片而言，優化設計超深亞微米器件Halo 結構的結構參數，在保證器件具有良好的短溝道特性的同時使其具有更好的抗輻照能力， 對于提高器件的性能及可靠性具有重要的應用價值。

發明內容
本發明的目的在于提供一種Halo結構的超深亞微米MOS器件，減小器件總劑量輻照后的關態泄漏電流。通過參數優化設計出良好的Halo結構，使器件不僅能夠有效抑制短溝道效應，而且擁有優秀的抗輻照特性。本發明在現有超深亞微米CMOS器件中采用Halo結構改善器件的短溝道效應的基礎上，同時考慮其對抗總劑量輻照特性的改善作用。通過優化設計Halo摻雜結構參數，提高STI氧化層與襯底之間界面處的摻雜濃度，提高寄生晶體管的閾值電壓，從而減少總劑
3量輻照后寄生晶體管的電流，達到降低器件總劑量輻照之后關態泄露電流，提高器件抗輻照能力的目的。本發明通過單獨改變器件的各個參數得到各參數對于器件常規特性及抗輻照特性的影響。先分別單獨考慮器件的常規特性和抗輻照特性(主要由寄生泄漏電流衡量)得到相應的參數優化結果，然后綜合考慮常規及抗輻照特性，對兩種特性的優化結果取共同的參數區域，從而得到參數優化結果。具體的，本發明的技術方案如下一種Halo結構的MOS器件，包括襯底、源區、漏區、柵氧化層、柵極和柵側墻，源漏之間、溝道區的兩側為淺摻雜注入區(即LDD區)，在LDD區近溝道端包圍有重摻雜的Halo 區，其特征在于，所述Halo區的摻雜濃度為4X IO18CnT3 IX 1019cnT3，Halo區的半徑為 30 50納米。上述器件的Halo區與襯底區域、LDD區及其他摻雜區域之間界面上的濃度過渡梯度要越陡越好，最好是突變結。本發明器件的制備流程與現有的Halo結構器件相同，通過離子注入在LDD區的近溝道端形成口袋型的高摻雜區域(即Halo區)，其結構參數主要由離子注入的角度、注入劑量及能量決定。例如本發明的實施例中Halo注入( (鎵)，入射離子能量為40-80KeV，劑量為 6. 4X IO1W2 1. 6 X 1013cnT2，注入角度為 45 60°。總劑量輻照導致的器件寄生泄漏電流主要決定于輻照在STI區與襯底邊緣薄層內的氧化物陷阱數量。氧化物陷阱的數量正比于輻照過程中該薄層內有效電場，電場取決于內外電勢差。圖1和圖2分別是常規器件和Halo結構器件沿溝道方向的剖面圖，從圖中可以看到，Halo結構器件在溝道靠近源漏的兩端(也就是LDD區近溝道的一端)各引入了一個口袋型的重摻雜區域(Halo區)。該區域的引入使溝道深度方向上電勢降落更快，從而使所述薄層兩邊電勢差降低，降低了輻照中的有效電場，因而使STI區中的氧化物陷阱電荷數量減少，降低了寄生泄漏電流，使器件的抗輻照能力得到提高。Halo結構參數主要由Halo區的摻雜濃度、半徑及Halo區與LDD區和襯底區域界面處濃度變化梯度等決定。優化設計Halo結構參數可以使器件同時具有良好的短溝道特性和抗輻照特性。圖3是模擬得到的在相同輻照條件下不同的Halo結構參數下器件的關態泄漏電流。可以發現，Halo摻雜結構參數的改變對于提高超深亞微米器件抗輻照能力具有很明顯的作用，這種改善作用為我們進行參數優化提供了有利的支持。為模擬Halo半徑的大小對于器件抗輻照性能的影響我們對比兩個器件，它們僅僅是Halo半徑不同，分別為IOnm和 30nm。其他參數均相同，半導體器件的溝長為180納米，LDD區長度為100納米，Halo區域摻雜濃度為6 X IO1W3, LDD區深度40nm，源漏結深120納米，柵氧化層厚度3. 8納米等。圖 3中曲線1和2分別為采用相同的Halo結構下使用不同摻雜半徑的兩個器件在沒有經過輻照時的特性曲線，兩條曲線基本重合，曲線左端電流值表示我們要觀察的泄漏電流；曲線3 和4分別為相同的Halo結構下使用不同摻雜半徑的兩個器件在經過同樣劑量的輻照后的特性，可以看出器件的泄漏電流在輻照之后急劇增大。從圖中可以看出，輻照之前的特性曲線基本重合，泄漏電流約為10_14A，在相同劑量的輻照下，器件的寄生泄漏電流迅速上升，對于半徑為30納米的Halo摻雜結構(曲線3)，其泄漏電流(7X10、)要比半徑為10納米的Halo摻雜結構器件(曲線4)的泄漏電流(IXl(T6A)小兩個數量級，很大程度上提高了器件的抗輻照能力。因此優化設計Halo摻雜結構的參數可以有效的提高期器件的抗輻照能力。本發明的優勢在于，不需要改變超大規模集成電路的制造流程，也不需要添加額外的工藝及掩膜版等，僅僅通過調節Halo注入的參數，即達到提高器件抗輻照能力的效果。另外，本發明可以利用模擬軟件進行前期模擬，不用流片就可以得到定性及粗略的分析結果，從而指導具體工藝條件下的流片實驗，降低了生產成本。本發明綜合考慮了超深亞微米器件的常規特性以及抗輻照特性，參數優化結果可以使器件的短溝道特性在滿足器件常規應用的條件下具有更好的抗輻照性能，對于提高應用于空間環境中的集成電路芯片的可靠性及輻照環境下的壽命具有重要意義。


圖1是常規結構MOS器件沿溝道方向的剖面圖。圖2是Halo結構MOS器件沿溝道方向的剖面圖。圖3是相同輻照條件下不同摻雜半徑的Halo結構器件的關態泄漏電流。圖4本發明Halo結構的MOS器件制備流程的示意圖。其中1-襯底；2-源區；3-漏區；4-多晶硅柵極；5-柵氧化層；6-LDD區；7_隔離氧化層； 8-溝道區；9-Halo區；10-光刻膠。
具體實施例方式下面結合附圖，通過實施例以Halo結構的NMOS為例說明本發明器件的制備方法， 但不以任何方式限制本發明的范圍。根據下述步驟制備Halo結構的NMOS器件(1)硅襯底制備與襯底摻雜，如圖4(a)所示制備單晶硅襯底1，使用擴散注入方法使之摻雜濃度為2 X IO16CnT3 8 X IO16cnT3 ；(2)源漏掩膜注入，如圖4(b)所示使用源漏掩膜版，使光刻膠10阻擋器件溝道部分，使用離子注入工藝，注入砷As，之后采用快速退火工藝(溫度900 1000°C，時間 30 40分鐘)使溝道兩端形成摻雜濃度為102°cm_3左右的N型摻雜源區2及漏區3 ；(3)溝道調制注入與LDD注入源漏制作好之后，進行溝道8的P型摻雜注入，注入 Ga (鎵)，h (銦)等離子進行摻雜，摻雜濃度為2 X IO17CnT3 5 X 1017cm_3 ；然后使用光刻膠 10擋住器件溝道中間區域及源漏區域，進行對稱的N型LDD區6注入，如圖4(c)所示，LDD 區6的摻雜濃度為1 X 1019cm_3 2 X 1019cm_3 ；(4)Halo掩膜注入，如圖4(d)所示使用掩膜版保護源漏區域及溝道中間區域，注入角度為45-60，使用離子注入( (鎵)，入射離子能量為40-80KeV，劑量為6. 4 X IO12CnT2 1. 6 X IO13CnT2，形成高摻雜的Halo區9，其摻雜濃度一般在4 X IO1W 1 X IO19CnT3范圍內，Halo區9的半徑為30 50納米范圍內；(5)柵氧化層生長及多晶硅柵淀積，如圖4(e)所示用光刻膠定義柵氧化層的長度(50 100納米)，使用干氧氧化工藝(溫度800 900°C，時間30 40分鐘)制作厚度為3 5納米的二氧化硅柵氧化層5，并在氮氣氛中進行退火以減少界面態；在上述制作完成的氧化層上淀積厚度為20 100納米厚度的N型重摻雜多晶硅柵極4 ；
(6)隔離氧化層及后續制備工藝，如圖4(f)所示步驟( 之后濕氧氧化生成隔離氧化層7以保護器件并實現多晶硅柵極4與源區2、漏區3之間的隔離。器件制作完畢， 后續工藝如打孔、連線、隔離區域等不再贅述。
權利要求
1.一種Halo結構的MOS器件，包括襯底、源區、漏區、柵氧化層、柵極和柵側墻，源漏之間、溝道區的兩側為淺摻雜注入區，在淺摻雜注入區的近溝道端包圍有重摻雜的Halo區， 其特征在于，所述Halo區的摻雜濃度為4 X IO18CnT3 lX1019cnT3，Halo區的半徑為30 50納米。
2.如權利要求1所述的MOS器件，其特征在于，所述Halo區與相鄰區域之間的界面處摻雜濃度過渡為突變結。
全文摘要
本發明公開了一種抗輻照的Halo結構MOS器件及其制備方法，所述Halo結構MOS器件包括襯底、源區、漏區、柵氧化層、柵極和柵側墻，源漏之間、溝道區的兩側為淺摻雜注入區，在淺摻雜注入區的近溝道端包圍有重摻雜的Halo區，其特征在于，通過控制Halo注入的角度、劑量和能量，使所述Halo區的摻雜濃度為4×1018cm-3～1×1019cm-3，半徑為30～50納米。本發明通過優化Halo結構器件的參數，使器件在短溝道特性滿足常規應用的情況下增強了抗總劑量輻照性能，有利于提高應用于空間環境中的集成電路芯片的可靠性和壽命。
文檔編號H01L21/336GK102194868SQ20101012800
公開日2011年9月21日 申請日期2010年3月16日 優先權日2010年3月16日
發明者劉 文, 王思浩, 黃如, 黃德濤 申請人:北京大學