專利名稱：一種分割環柵的抗輻照mosfet的制作方法
技術領域：
本發明屬于半導體器件領域，尤其涉及對環柵金屬氧化物半導體場效應晶體管(以下文件中用MOSFET符號)進行分割的方法。
背景技術：
半導體集成電路廣泛應用于食品輻照保藏、醫療用品輻射滅菌消毒、輻射化工、航天航空及核工業等領域中。這些輻照環境會對半導體器件造成損傷，使器件的閾值電壓、跨導、驅動電流及泄漏電流等參數發生退化，最終導致電路失效。為保證半導體集成電路在輻射環境中仍能可靠地完成預定功能，必須采取各種技術措施來減小輻照對半導體器件的影響。這些措施包括使用絕緣體上硅(SOI)、砷化鎵 (GaAs)、氮化鎵(GaN)等有較強抗輻照性能的新材料；采用優質抗輻射柵介質膜、改進柵氧化方法和優化工藝條件、減少柵氧化層厚度、管殼上涂敷抗輻射涂層、采用真空封裝對器件進行抗輻照加固；還可從電路設計的角度考慮，優化電路結構，采用環柵版圖、加入保護環，增強集成電路的抗輻照性能。其中，電流鏡作為模擬集成電路最基本的單元電路之一，其版圖設計時要求各鏡像器件集中在一起，整體結構盡量對稱，以提高電路的匹配性能。輻射環境應用時，電流鏡各器件同樣要進行抗輻照設計。本發明的分割環柵方法可以滿足電流鏡抗輻照設計時對版圖的要求。環柵結構是版圖設計上可采取的有效抗輻照措施之一。圖I是一個環柵MOSFET的版圖示意圖，它包括漏/源極I、柵極2和源/漏極3。可以看到，環柵MOSFET的柵極2是環形結構，不存在柵寬方向的邊緣，消除了源漏之間的邊緣寄生漏電通道，可有效地抑制輻照引起的泄漏電流性能的退化。但是，由于下圖中環形柵的周長為器件柵寬W，而環的徑向上的柵的尺寸為器件柵長L，因此環柵器件難以實現較小的寬長比W/L。實際上，MOSFET泄漏電流還包括溝道中源漏之間兩個PN結間的漏電，而此泄漏電流與器件W/L成正比。因此，環柵器件結構不利于降低源漏之間的PN結漏電。此外，環柵結構面積較大，不利于芯片集成。

發明內容
本發明的目的是為了解決環柵W/L難以做小的問題，對環柵MOSFET進行分割，以期減小環柵柵寬W，降低溝道泄漏電流，同時節約面積，有利于芯片集成。環柵MOSFET的柵極形狀可為多邊形環、或圓環等，實際應用中，常用有矩形環、六角形環、圓環等。如圖2，本發明以矩形環柵MOSFET為例進行介紹，分割后該環柵MOSFET包括漏/源極I、柵極2、源/漏極3和分割區4，以下所述的分割內容對其他柵極形狀同樣適用。本發明按照分割環柵的思想即用分割區4對環柵MOSFET晶體管進行分割，分割成兩個及以上的MOSFET晶體管，分割后的各個MOSFET之間是共源/共漏或者是共柵共源/共柵共漏結構。
對環柵的分割可以將原本W/L較大的單獨一個MOSFET器件分為若干個W/L較小的MOSFET器件。下面以將環柵MOSFET分割為兩個MOSFET為例來介紹本發明。如圖2所示，兩個分割區4將環柵MOSFET分割為兩個MOSFET。這兩個MOSFET的漏/源極I、柵極2和源/漏極3均為原環柵MOSFET的一部分。其溝道長度L與原環柵MOSFET相同，但溝道寬度W減小。本發明就分割區4的不同實現方式提出了三種不同的結構。結構一的版圖示意圖，如圖2，其整個分割區4用場氧5實現，用來隔離出兩個MOSFET。分割區的位置與尺寸可以決定兩個MOSFET的寬長比W/L。增加分割區4的數量，可以形成若干個共源/共漏M0SFET，由于小的W/L，具有一定的抗輻照效果。圖4是圖3中AA’處的剖面示意圖。在分割環柵MOSFET的同時，環柵柵極的分割處產生了柵寬邊界，即圖2中柵極2和分割區4的接觸界面。這些邊界的存在會誘生源漏間邊緣寄生漏電通道。為了抑制這些寄生漏電通道，在分割區4中，從柵極2和分割區4的接觸界面開始生長一段多晶硅柵(或 金屬柵)7，如圖5和圖8。P+多晶硅柵和金屬柵(如鋁、銅)的功函數比N+多晶硅柵大，因此相同條件下P+多晶硅柵和金屬柵(如鋁、銅)MOSFET的閾值電壓比N+多晶硅柵MOSFET的大。因此，為了抑制寄生漏電通道，對于PMOS晶體管，分割區采用N+多晶硅柵(或金屬柵)；對于NMOS晶體管，分割區采用P+多晶硅柵(或金屬柵)。同時，多晶硅柵(或金屬柵)7下的柵氧薄，生長質量高，輻照產生的氧化層固定電荷和硅與二氧化硅(Si-SiO2)界面態少。而且場氧未與分割后的MOSFET的柵氧直接接觸，減弱了這兩種氧化物的界面對器件的影響，可以進一步增強器件的抗輻照性能。根據前述原理，分別在分割區采用N+、P+多晶硅柵，即可實現P型環柵、N型環柵的分割。由此本發明對PMOS晶體管和NMOS晶體管均進行了抗輻照加固，可以應用到抗輻照的CMOS電路中。結構二的版圖示意圖如圖5，分割區4由場氧5、多晶硅柵(或金屬柵)7和柵氧8組成。分割區4內，多晶硅柵(或金屬柵)7從兩個MOSFET的柵寬邊界處向有源區外延伸，其余部分為場氧5。圖6是圖5中BB’處的剖面示意圖。圖7是圖5中CC’處的剖面示意圖。分割區的位置與尺寸可以決定兩個MOSFET的寬長比W/L。增加分割區4的數量，可以形成若干個共源/共漏MOSFET。圖11、12仿真結果是結構一、二在輻照前后Ids-Vgs曲線圖。可以看出，兩種結構均有一定的抗輻照能力。結構二泄漏電流更小，有較強的抗輻照性能。結構三的特點是只分割源/漏極，不分割柵極，因此分割后的MOSFET共柵共源/共柵共漏。而且該結構對稱、緊湊，滿足電流鏡的版圖設計要求，可以作為電流鏡使用，同時，因為分割出的各管具有抗輻照特性，構成的電流鏡也就具有一定的抗輻照性能。結構三的版圖示意圖如8，分割區4由場氧5、多晶硅柵(或金屬柵)7、柵氧8和介質9組成。其中多晶硅柵(或金屬柵)7與柵極2相接。圖9是圖8中DD’處的剖面示意圖。圖10是圖8中EE’處的剖面示意圖。從圖9和圖10可以看出，多晶硅柵(或金屬柵)7對應的柵氧8的下方區域有介質9，該介質9可用二氧化硅(SiO2)填充。該結構兩個漏極/源極電流分別作為輸入電流和鏡像電流，通過改變分割區4的位置和尺寸，可以改變輸入電流和鏡像電流的比例，形成各種比例的電流鏡。


圖I是環柵MOSFET的版圖示意圖。圖2是用分割區4將環柵MOSFET分割為兩個MOSFET的版圖示意圖。圖3是分割區4用場氧實現的結構一的版圖示意圖。圖4是圖3中AA’處的剖面示意圖。圖5是分割區4由場氧5、多晶硅柵(或金屬柵)7和柵氧8組成的結構二的版圖示意圖。圖6是圖5中BB’處的剖面示意圖。
圖7是圖5中CC’處的剖面示意圖。圖8是分割區4由場氧5、多晶硅柵(或金屬柵)7和柵氧8、介質9組成的結構三的版圖不意圖。圖9是圖8中DD’處的剖面示意圖。圖10是圖8中EE’處的剖面示意圖。圖11是結構一和結構二的NMOS管在輻照前后Ids-Vgs曲線圖，場氧5采用LOCOS工藝。圖12是結構一和結構二的NMOS管在輻照前后Ids-Vgs曲線圖，場氧5采用STI工藝。圖中各序號名稱見下表
I環柵漏/源極~P2~環柵柵極7^多晶硅柵(金屬柵)
3~環柵源/漏極~ 8^11
4分割區9 介質
5場氧
實施例結合附圖，提供制作本發明各結構的工藝流程，進一步說明本發明。一.分割區4采用場氧5的結構一的工藝流程步驟一硅片表面淀積一層二氧化硅(SiO2)薄膜做墊氧，在氧化硅薄膜上淀積一層氮化娃(Si3N4)薄膜；步驟二 刻蝕氮化硅，露出場氧5區域，對場氧5區域采用LOCOS工藝或STI工藝或槽隔離工藝，形成如圖3、4中所示場氧5 ；步驟三去除氮化硅薄膜和氧化硅薄膜，露出有源區硅表面；步驟四硅片表面生長一層柵氧氧化硅，形成柵氧8 ；步驟五在柵氧上淀積多晶硅，刻蝕出環柵柵極2，形成如圖3中所示環柵柵極2 ；步驟六在源/漏極I和漏/源極3進行源漏注入；
步驟七制作鈍化層完成器件制作。二.分割區4由場氧5、多晶硅柵(或金屬柵)7和柵氧8組成的結構二的工藝流程步驟一娃片表面淀積一層二氧化娃(SiO2)薄膜做墊氧,在氧化娃薄膜上淀積一層氮化娃(Si3N4)薄膜；步驟二 刻蝕氮化硅，露出場氧5區域，對場氧5區域采用LOCOS工藝或STI工藝或槽隔離工藝，形成如圖5、7中所示場氧5 ；步驟三去除氮化硅薄膜和氧化硅薄膜，露出有源區硅表面；步驟四硅片表面生長一層柵氧氧化硅，形成如圖6、7中所示柵氧8 ；
步驟五在柵氧上淀積多晶硅，刻蝕出環柵柵極2，形成如圖5、7中所示環柵柵極
2；步驟六在柵氧上淀積多晶硅(或招、銅)=NMOS淀積P+多晶硅(或鋁、銅)，刻蝕多晶硅P+多晶硅(或鋁、銅)，形成如圖5、6、7中所示多晶硅柵(或金屬柵)7 ;PM0S淀積N+多晶硅(或鋁、銅)，刻蝕多晶硅N+多晶硅(或鋁、銅)，形成如圖5、6、7中所示多晶硅柵(或金屬柵)7;步驟七在源/漏極I和漏/源極3進行源漏注入；步驟八制作鈍化層完成器件制作。三.分割區4由場氧5、多晶硅柵(或金屬柵)7和柵氧8、介質9組成的結構三的工藝流程步驟一娃片表面淀積一層二氧化娃(SiO2)薄膜做墊氧,在氧化娃薄膜上淀積一層氮化娃(Si3N4)薄膜；步驟二 刻蝕氮化硅，露出場氧5區域，對場氧5區域采用LOCOS工藝或STI工藝或槽隔離工藝，形成如圖8、9中所示場氧5 ；步驟三去除氮化硅薄膜和氧化硅薄膜，露出有源區硅表面；步驟四在圖8中的多晶硅柵(或金屬柵)7區域刻槽，填充介質，形成如圖9、10中所示介質9 ；步驟五硅片表面生長一層柵氧氧化硅，形成如圖9、10中所示柵氧8 ；步驟六在柵氧上淀積多晶硅，刻蝕出環柵柵極2，形成如圖8、10中所示環柵柵極
2；步驟七在柵氧上淀積多晶硅(或鋁、銅)，NMOS淀積P+多晶硅(或鋁、銅)，刻蝕多晶硅P+多晶硅(或鋁、銅)，形成如圖8、9、10中所示多晶硅柵(或金屬柵)7 ；PM0S淀積N+多晶硅(或鋁、銅)，刻蝕多晶硅N+多晶硅(或鋁、銅)，形成如圖8、9、10中所示多晶硅柵(或金屬柵)7;步驟八在源/漏極I和漏/源極3進行源漏注入；步驟九制作鈍化層完成器件制作。
權利要求
1.一種分割環柵的抗輻照MOSFET，含有漏/源極(I)、柵極(2)和源/漏極(3)，其特征在于用分割區⑷對環柵MOSFET進行分割，分割成兩個以上M0SFET，分割出的各個MOSFET之間是共源/共漏、或共柵共源/共柵共漏結構。
2.根據權利要求I所述的分割環柵的M0SFET，其特征在于分割區(4)只采用場氧隔離，分割出的各個MOSFET之間是共源/共漏結構，分割后減小了環柵的柵寬W，使W/L減小。
3.根據權利要求I所述的分割環柵的抗輻照M0SFET，其特征在于分割區(4)由場氧(5)、多晶硅柵、或金屬柵(7)和柵氧⑶組成，在分割區⑷內多晶硅柵、或金屬柵(7)，從分割出的MOSFET柵寬處向有源區外延伸，其余部分為場氧(5)，分割出的各個MOSFET之間是共源/共漏結構，能抑制源漏間寄生漏電通道。
4.根據權利要求I所述的分割環柵的抗輻照M0SFET，其特征在于分割區(4)由場氧(5)、多晶娃柵、或金屬柵(7)、柵氧⑶和介質(9)組成,多晶娃柵、或金屬柵(7)將分割開的MOSFET柵極連接在一起，即分割后的各個MOSFET之間是共柵共源/共柵共漏結構，該分割后的結構對稱、緊湊，用以實現電流鏡、或電流沉結構的版圖設計，以及用于抗輻照電流鏡、或電流沉的設計，且具有抗輻照的性能。
5.根據權利要求I所述的分割環柵的抗輻照M0SFET，其特征在于對分割的環柵MOSFET其柵極形狀為多邊形環、或圓環。
6.根據權利要求2、3、4所述的分割環柵的抗輻照M0SFET，其特征在于場氧(5)可采用LOCOS工藝、或STI工藝、或槽隔離工藝方法。
7.根據權利要求3、4所述的分割環柵的抗輻照M0SFET，其特征在于對于環柵PMOS晶體管，分割區內引入的多晶硅柵、或金屬柵(7)的柵極材料采用N+多晶硅、或鋁、或銅；對于環柵NMOS晶體管，分割區內引入的多晶硅柵、或金屬柵(7)的柵極材料采用P+多晶硅、或鋁、或銅，同時分割環柵PMOS和環柵NMOS即可實現抗輻照的CMOS器件。
8.根據權利要求I所述的分割環柵的抗輻照M0SFET，其特征在于分割區(4)的位置與尺寸決定MOSFET的寬長比W/L，增加分割區(4)的數量，可以增加分割后共源/共漏M0SFET、或共柵共源/共柵共漏MOSFET的數量。
9.根據權利要求4所述的分割環柵的抗輻照M0SFET，其特征在于改變分割區(4)的位置和尺寸，能改變輸入電流和鏡像電流的比例，能形成各種比例的電流鏡。
全文摘要
一種分割環柵的抗輻照MOSFET，涉及半導體器件領域，尤其涉及一種分割環柵MOSFET的方法。本發明對環柵MOSFET進行分割，解決環柵結構難以實現較小寬長比W/L的問題，以期減小溝道泄漏電流和器件面積。本發明根據分割區的不同提出了三種結構，結構一的分割區用場氧實現，減小了環柵柵寬W，而且有一定的抗輻照特性。結構二在分割區引入多晶硅柵(金屬柵)，抑制源漏間寄生漏電溝道，有較強的抗輻照性能。結構三只分割源/漏極，形成一種有抗輻照特性的電流鏡，這種電流鏡也可用在無輻照的環境中。分割后的結構可抑制源漏間寄生漏電溝道，具有抗輻照特性，且易與傳統MOSFET工藝兼容。
文檔編號H01L29/423GK102832250SQ20121034140
公開日2012年12月19日 申請日期2012年9月14日 優先權日2012年9月14日
發明者王向展, 王凱, 李念龍, 于文華, 于奇 申請人:電子科技大學