專利名稱：用于esd防護的mos器件的形成方法
技術領域：
本發明涉及硅半導體器件技術領域，特別涉及一種用于ESD防護的MOS器件的形 成方法。
背景技術：
在制造工藝和最終系統應用過程中，集成電路可能出現靜電放電 (Electrostatics Discharge,ESD)現象。ESD現象通常引起高電壓電位的放電( 一般幾千 伏)而導致短期(一般100ns)的高電流(幾安培)脈沖，這會破壞在當前集成電路中存在 的脆弱器件，造成系統的功能失效。因而，對集成電路來說ESD防護是必不可少的。
MOS器件是一種重要的ESD防護器件，被廣泛地用于集成電路I/O 口的ESD防護。 當MOS器件用于ESD防護時，利用的是MOS器件的雪崩擊穿特性，需要將柵極、源極以及襯 底接地，同時漏極和I/O 口接同一電平。當MOS器件的外加偏壓在一定值(觸發電壓)以 下時，漏電流很小。而當外加偏壓超過這個值后，MOS器件由于雪崩擊穿導通放大電流，同 時MOS器件兩端電壓會回滯到某個電壓值(維持電壓)，由此能夠保護集成電路I/O 口抵御 靜電沖擊。 鎮流是一種提高MOS器件的ESD防護作用的方法，其主要通過對MOS器件的漏端 增加鎮流電阻來避免電流集聚(微觀鎮流)和改進多點出點(宏觀鎮流)。形成鎮流電阻 的最常用方法是通過硅化物掩膜層在漏區與柵極之間形成一層非硅化物電阻。圖1顯示了 形成有鎮流電阻的NM0S器件的剖面圖，其中，在源區12、漏區13以及柵極11上形成有硅化 物15，而在漏區13與柵極11之間的一部分區域沒有形成硅化物，這便形成了鎮流電阻14。
鎮流電阻的阻值大小與MOS器件的源/漏區的離子注入濃度和深度有著密切的關 系。NMOS器件和PMOS器件通常在同一襯底上一起形成，圖2和圖3分別顯示了現有工藝 中用于ESD防護的NMOS器件和PMOS器件的源/漏區的離子注入過程。其中，NMOS器件和 PMOS器件的源/漏區的離子注入工藝的順序由工藝本身決定。在圖2中，對NMOS器件進行 源/漏區的N+注入工藝時，PMOS器件完全被光阻1覆蓋，所以PMOS器件的源/漏區不會 被N+注入。同樣，在圖3中，對PMOS器件進行源/漏區的P+注入工藝時，NMOS器件也是 完全被光阻l覆蓋，NMOS器件的源/漏區也不會被P+注入。然而，由此，鎮流電阻的阻值 大小完全由MOS器件的源/漏區的離子注入濃度和深度決定，這使得鎮流電阻的阻值無法 得到進一步的增加。
發明內容
本發明的目的在于提供一種用于ESD防護的MOS器件的形成方法，在不增加工藝 步驟的基礎上增加MOS器件的鎮流電阻的阻值。 本發明提供一種用于ESD防護的MOS器件的形成方法，所述MOS器件和與其類型 相反的另一MOS器件在同一襯底上形成，所述MOS器件在其漏區與柵極之間形成有第一鎮 流電阻，且所述MOS器件的源/漏區的離子注入濃度和深度均大于所述另一 MOS器件，其中，對所述另一 M0S器件進行源/漏區的離子注入工藝時，用光阻覆蓋所述MOS器件并通過 曝光露出所述第一鎮流電阻，以同時對形成所述第一鎮流電阻的區域進行離子注入。
優選的，對所述MOS器件進行源/漏區的離子注入工藝時，用光阻完全覆蓋住所述 另一MOS器件。 優選的，所述另一MOS器件在其漏區與柵極之間形成有第二鎮流電阻。優選的，所述MOS器件為NMOS器件，而所述另一 MOS器件為PMOS器件。優選的，所述NMOS器件的源/漏區的離子注入工藝為N+注入工藝，所述PMOS器
件的源/漏區的離子注入工藝為P+注入工藝。 與現有技術相比，本發明提供的一種用于ESD防護的MOS器件的形成方法，通過與 該MOS器件類型相反的另一 MOS器件的源/漏區的離子注入工藝，對形成該MOS器件的鎮 流電阻的區域進行反向注入，從而最終降低該區域的離子注入濃度，進而在不增加工藝步 驟的基礎上增加了該MOS器件的鎮流電阻的阻值。另外，由于鎮流電阻的阻值增大，在需要 相同ESD防護性能的MOS器件時，可以減小其漏區與柵極之間的間隔，從而減小MOS器件的 尺寸，降低成本。
圖1顯示了形成有鎮流電阻的NMOS器件的剖面圖； 圖2和圖3分別顯示了現有工藝中用于ESD防護的NMOS器件和PMOS器件的源/ 漏區的離子注入過程； 圖4和圖5分別顯示了根據本發明的方法中用于ESD防護的NMOS器件和PMOS器 件的源/漏區的離子注入過程。
具體實施例方式
為使本發明的目的、特征更明顯易懂，下面結合附圖對本發明的具體實施方式
作 進一步的說明。 本發明的核心思想在于，通過與該MOS器件類型相反的另一 MOS器件的源/漏區 的離子注入工藝，對形成該MOS器件的鎮流電阻的區域進行反向注入。
在本發明中，用于ESD防護的MOS器件和與其類型相反的另一MOS器件在同一襯 底上形成。具體地，所述MOS器件可以為NMOS器件，而所述另一 MOS器件為PMOS器件。請 綜合參閱圖4和圖5，圖4和圖5分別顯示了根據本發明的方法中用于ESD防護的NMOS器 件和PMOS器件的源/漏區的離子注入過程。在圖4和圖5中，NMOS器件20在其漏區與 柵極之間形成有第一鎮流電阻24，而PMOS器件30在其漏區與柵極之間也可以形成有第二 鎮流電阻34。 NMOS器件20的源/漏區的離子注入工藝為N+注入工藝，PMOS器件30的源 /漏區的離子注入工藝為P+注入工藝。而且，NMOS器件20的源/漏區的N+注入濃度和 深度均大于PMOS器件30的源/漏區的P+注入濃度和深度。例如，在本實施例中，采用了 0. 13um工藝。對NMOS器件20的源/漏區注入砷離子，能量為40KeV，深度約為0. 027um， 注入劑量為6*1015/(^2，在后續退火工藝之后，被激活的載流子(砷)的濃度約為5. 8*1019/ cm3。對PMOS器件30的源/漏區注入硼離子，能量為5KeV，深度約為0. 017um，注入劑量為 2. 5*1015/0112，在后續退火工藝之后，被激活的載流子(硼)的濃度約為1. 8*1019/cm3。由此，砷離子的分布完全覆蓋了硼離子的分布，砷離子在局部的濃度均要比硼離子高。
下面，具體描述NM0S器件20和PM0S器件30的源/漏區的離子注入過程。其中， 對PMOS器件30進行源/漏區的離子注入工藝時，用光阻覆蓋NMOS器件20并通過曝光露 出第一鎮流電阻24，以同時對形成第一鎮流電阻24的區域進行離子注入。需要注意的是， NMOS器件20和PMOS器件30的源/漏區的離子注入工藝的順序不影響本方法的實施。例 如，可以先對NMOS器件20進行源/漏區的N+注入工藝，此時用光阻完全覆蓋住PMOS器件 30，如圖4所示，因此PMOS器件30的源/漏區不會被N+注入。之后，如圖5所示，在NMOS 器件20上涂覆光阻并通過曝光露出第一鎮流電阻24，然后同時對PM0S器件30的源/漏 區和形成第一鎮流電阻24的區域進行P+注入工藝。由此，在對PMOS器件30進行源/漏 區的P+注入工藝的同時，實現對形成第一鎮流電阻24的區域的P+注入，這相當于進行反 向注入，會中和掉該區域中的一部分N+離子，從而最終降低該區域的離子注入濃度，進而 在不增加工藝步驟的基礎上增加第一鎮流電阻24的阻值。此外，也可以先對PMOS器件30 的源/漏區和形成第一鎮流電阻24的區域進行P+注入工藝，然后對NMOS器件20進行源 /漏區的N+注入工藝。 當然，在本發明的其它實施例中，所述MOS器件可以為PMOS器件，而所述另一MOS 器件為NMOS器件，原理與上述實施例類似。 此外，由于鎮流電阻的阻值增大，在需要相同ESD防護性能的MOS器件時，可以減 小其漏區與柵極之間的間隔，從而減小MOS器件的尺寸，降低成本。 綜上所述，本發明提供的一種用于ESD防護的MOS器件的形成方法，在對該MOS器 件進行源/漏區的離子注入工藝之后，通過與該MOS器件類型相反的另一 MOS器件的源/ 漏區的離子注入工藝，對形成該MOS器件的鎮流電阻的區域進行反向注入，中和掉該區域 中的一部分原有離子，從而降低了該區域的離子注入濃度，進而在不增加工藝步驟的基礎 上增加了該MOS器件的鎮流電阻的阻值。另外，由于鎮流電阻的阻值增大，在需要相同ESD 防護性能的MOS器件時，可以減小其漏區與柵極之間的間隔，從而減小MOS器件的尺寸，降 低成本。 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精 神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍 之內，則本發明也意圖包含這些改動和變型在內。
權利要求
一種用于ESD防護的MOS器件的形成方法，所述MOS器件和與其類型相反的另一MOS器件在同一襯底上形成，所述MOS器件在其漏區與柵極之間形成有第一鎮流電阻，且所述MOS器件的源/漏區的離子注入濃度和深度均大于所述另一MOS器件，其特征在于，對所述另一MOS器件進行源/漏區的離子注入工藝時，用光阻覆蓋所述MOS器件并通過曝光露出所述第一鎮流電阻，以同時對形成所述第一鎮流電阻的區域進行離子注入。
2. 如權利要求1所述的用于ESD防護的MOS器件的形成方法，其特征在于，對所述MOS 器件進行源/漏區的離子注入工藝時，用光阻完全覆蓋住所述另一 MOS器件。
3. 如權利要求1所述的用于ESD防護的MOS器件的形成方法，其特征在于，所述另一 MOS器件在其漏區與柵極之間形成有第二鎮流電阻。
4. 如權利要求1所述的用于ESD防護的MOS器件的形成方法，其特征在于，所述MOS器 件為NMOS器件，而所述另一 MOS器件為PMOS器件。
5. 如權利要求4所述的用于ESD防護的MOS器件的形成方法，其特征在于，所述NMOS 器件的源/漏區的離子注入工藝為N+注入工藝，所述PMOS器件的源/漏區的離子注入工 藝為P+注入工藝。
全文摘要
本發明公開了一種用于ESD防護的MOS器件的形成方法，通過與該MOS器件類型相反的另一MOS器件的源/漏區的離子注入工藝，對形成該MOS器件的鎮流電阻的區域進行反向注入，從而最終降低該區域的離子注入濃度，進而在不增加工藝步驟的基礎上增加了該MOS器件的鎮流電阻的阻值。另外，由于鎮流電阻的阻值增大，在需要相同ESD防護性能的MOS器件時，可以減小其漏區與柵極之間的間隔，從而減小MOS器件的尺寸，降低成本。
文檔編號H01L23/60GK101770985SQ20091024774
公開日2010年7月7日 申請日期2009年12月30日 優先權日2009年12月30日
發明者俞柳江, 周偉, 曹永峰, 王全, 肖慧敏, 陳立山, 顧學強 申請人:上海集成電路研發中心有限公司