專利名稱：具有漏極延伸區的橫向薄膜硅絕緣體(soi)pmos器件的制作方法
技術領域：
本發明所屬的技術領域是半導體絕緣體(SOI)器件，具體涉及適用于高電壓用途的橫向SOI PMOS器件。在制造高電壓功率器件中，通常必須在例如擊穿電壓、尺寸、“接通”電阻和制造簡易性和可靠性方面上取得折衷和平衡。改進一個參數例如擊穿電壓常常會導致其他參數例如“接通”電阻的降低。理想上，這種器件最好在所有方面都具有優良的特性，且其工作和制造缺陷最小。
橫向薄膜SOI器件的一個特別優選的形式包括半導體基片，在半導體基片上的埋入絕緣層以及在埋入絕緣層上的半導體表面層中的橫向晶體管器件，該晶體管器件例如MOSFET包括在埋入絕緣層上的半導體表面層，并且具有形成在對著第一導電型體區域的第二導電型體區域中的第一導電型源區域；在體區域的溝道區上方且與之絕緣的絕緣門電極；第一導電型橫向漂移區；以及通過漂移區與溝道區橫向隔開的第一導電型漏極區域。
在

圖1中顯示出這種類型的器件，該圖為與本申請共同轉讓的并在這里被引用作為參考的相關的美國專利Nos.5246870(涉及方法)和5412241(涉及器件)所共有。上述專利的在圖1中所示的器件是一種具有多方面特性的橫向SOIPMOS器件，例如一種具有線性橫向摻雜區和覆蓋在上面的場電極的壓縮的SOI層，以提高運行。一般來說，該器件是一種n溝道或NMOS晶體管，具有n型源區域和漏區域，它是采用一種被稱作NMOS技術制成的。
雖然在薄膜SOI器件方面的趨勢朝著具有壓縮的SOI層的方向發展，但是對于未壓縮的器件如在美國專利No.5300448中所示的器件而言具有某些優點，如簡易性，易于制造和更低的結構成本，該專利是和本申請一起被共同轉讓的并且在這里被引用作為參考。
雖然上述類型的器件通常是采用如上所述的NMOS技術制成的n溝道器件，但是最好能實現采用標準技術的p溝道或PMOS高電壓晶體管。在美國專利No.5710451中顯示出實現這個的一種方法，該專利同樣是和本申請一起被共同轉讓的并在這里被引用作為參考。然而，在該參考文獻中所示的結構需要半導體聯接區域，因此制造更復雜且昂貴，并且只在特定的工作模式中才能被用作PMOS晶體管。
因此，很顯然為了提高功率半導體器件的性能，已經采用了許多技術和方法，并且一直在努力以獲得這些參數如擊穿電壓、尺寸、電流負載能力和制造簡易性的更接近的最佳組合。雖然上述結構都能在器件性能方面提供不同程度的改進，但是沒有一種器件或結構能完全優化所有的針對高電壓高電流工作的設計要求，并且能靈活地制造出PMOS以及NMOS器件。
因此，最好具有一種能夠在高電壓高電流環境下具有高性能的晶體管器件結構，并且具有能夠采用普通技術實現PMOS結構的相對簡單且經濟的設計。
因此本發明的一個目的在于提供一種能夠在高電壓高電流環境下具有高性能的晶體管器件結構。本發明還有一個目的在于提供這樣一種晶體管器件結構，其中PMOS器件可以采用普通的技術來簡單而又經濟地生產。
根據本發明，這些目的可以在上述類型的橫向薄膜SOI PMOS器件結構中實現，其中橫向漂移區設有線性分級的電荷分布，這樣在橫向漂移區中的摻雜級沿著從漏極區域朝著源區域的方向增加，并且其中表面鄰接的p型導電型漏極延伸區域設在漂移區中并且從漏極區域延伸到源區域附近，但是沒有與源區域直接接觸。
在本發明的優選實施方案中，電介質層設在漂移區域上方，并且導電場電極設在電介質層上以及在漂移區域的至少一部分上方。
在本發明的另一個優選實施方案中，導電場電極與PMOS器件的源區域聯接。
符合根據本發明的橫向薄膜SOI PMOS器件提供的顯著的改進之處在于，使得這些器件適用于在高電壓高電流的環境下以及在特別高的擊穿電壓的情況下工作的令人滿意的性能特性的組合，本發明的器件能夠采用普通技術在能夠實施PMOS結構的相對簡單而又經濟的設計中實現。
本發明的這些和其它方面將參照下面所述的實施方案來闡明并變得更加清楚。
參照以下說明書并結合附圖來閱讀將可以更加徹底地理解本發明，其中圖1顯示出根據本發明優選的實施方案的橫向薄膜SOI PMOS器件的簡化的剖視圖2顯示出根據本發明另一個優選的實施方案的橫向薄膜SOI PMOS器件的簡化的剖視圖。
圖中，具有相同導電型的半導體區域在這些剖視圖中被顯示出沿著相同方向畫有陰影線，并且應該理解的是這些圖不是按比例畫的。
在圖1的簡化的剖視圖中，橫向薄膜器件在這里是一種SOI PMOS晶體管20，它包括半導體基片22、埋入絕緣層24以及其中構造有該器件的半導體表面SOI層26。PMOS晶體管包括p型導電的源區域28,n型導電的體區域30,n型導電的橫向漂移區32以及p型導電的漏極區域34。基本的器件結構還包括，門電極36，顯示出通過氧化物絕緣區域38與該器件下面的半導體表面層26和其它導電部分徹底絕緣。
另外，PMOS晶體管20可以包括與源區或28接觸的體接觸表面區域40，它位于體區域30中并且與體區域的導電類型相同，但是比體區域的摻雜高。與源區域28的電接觸由源接觸電極42提供，而漏極區域34設有漏極接觸電極44。
要知道的是，在該圖顯示出的簡化的代表性器件描述了特定的器件結構，但是在本發明的范圍可以采用在器件幾何形狀和結構方面的各種變形。
根據本發明，PMOS晶體管20設有面聯接的p型導電漏極延伸區域46，它從漏極區34的區域延伸到源區域附近，但是沒有和源區或28直接接觸。另外，p型導電的緩沖區48可以選擇地設在漂移區32中并且在漏極區34下面從漏極延伸區或46向下延伸到埋入絕緣層24上。
橫向漂移區32在至少其橫向范圍的大部分上面設有線性分級的電荷分布，這樣在橫向漂移區中的摻雜級沿著從漏極區34朝著源區域28的方面增加。在橫向漂移區中的線性分級電荷分布和與n型漂移區32形成表面p-n結的p型導電漏極延伸的組合導致一種新的器件結構，該結構通過結點和MOS RESURF機構的組合維持電壓。
在圖2的簡化的剖視圖中，顯示出橫向薄膜SOI PMOS器件的第二實施方案。由于該器件的下層結構類似于圖1的結構，并且為了便于分辨，所以相同的元件分配有相同的附圖標記，因此圖2中與圖1共有的部分將不再詳細描述。圖2的結構與圖1的結構的不同之處在于電介質層50設在圖1的PMOS器件上面，并且導電場電極52設在電介質層50上并且位于漂移區的至少一部分的上方。在本發明的優選實施方案中，導電場電極52設在大部分漂移區52上方，并且通過源電極42與源區域28相連。
雖然可以認識到在本發明的范圍內可以考慮許多不同的結構和選擇，但是各種代表性的設計參數和材料是以集中在與普通的現有技術結構不同的那些器件部分上的非限制性實施例給出的。
如上所述，本發明的PMOS器件形成在沒有壓縮的SOI層中，因此避免了與許多現有技術的器件一樣在形成相對厚的局部氧化物區域方面的耗時、花費和復雜性。通常在本發明中所采用的沒有壓縮的SOI層26的厚度可以在大約1.0到1.5微米的范圍內，并具有厚度大約為0.5微米的表面鄰接p型導電漏極延伸區域46。用于SOI層的n型部分的通常的背景摻雜級大約在5×1015到1×1016cm-3的范圍內，并具有線性分級的電荷分布，通過提供具有在大約9.0×1010到1.6×1011cm-2/微米的范圍內的從漏極到源極1.6×1013到2.0×1013cm-2的最大n型插入，所述電荷分布被設在至少橫向漂移區的主要部分上方，這樣在橫向漂移區中的摻雜級沿著從漏極區域朝著源極區域的方向增加。線性分級的電荷分布可以設在漂移區的整個橫向范圍上，或者設在小于其整個橫向范圍的大部分上。表面鄰接漏極延伸區域摻雜有在大約2×1012到6×1012cm-2的范圍內的p型導電摻雜劑，這樣該漏極延伸區域就具有大約為7000ohms/平方英寸的額定薄膜電阻。
源極和漏極區域(28,34)為p型導電并且摻雜級大約為2×1015cm-2，并且n型體區域30的摻雜級在大約1×1013到5×1013cm-2的范圍內。應該指出的是，采用獨立的摻雜步驟以形成體區域是任選的，因為體區域可以選擇性地由部分n型漂移區32形成。緩沖區48(可選的)的摻雜級在大約1×1013到3×1013cm-2的范圍內，而n型導電體接觸表面區域40的摻雜級為大約2×1015cm-2。
在圖2的實施方案中，導電場電極52通常由金屬例如鋁形成，并且設在電介質層50的上方，該電介質層厚度通常在大約1.0-1.5微米的范圍內并且由沉積的氧化物、氮化物或這兩種材料形成。
要重點指出的是，上述參數只是構成代表值，應該知道的是在本發明的范圍內可以設想許多不同的結構和變化，尤其是對于摻雜級、層厚、有或沒有任意區等方面，只要是本發明的必要技術特征都可以被結合，尤其是在其橫向范圍的主要部分上提供具有線性分級的電荷分布的橫向漂移區，并且在漂移區中提供表面鄰接的p型導電漏極延伸區域。
通過上述方式，本發明提供一種能夠在高電壓高電流環境下具有高性能的橫向SOI器件結構，同時使得能夠采用普通的技術以簡單而又經濟的方式制造PMOS器件。
雖然已經參照幾個優選實施方案具體顯示并描述了本發明，但是對于那些本領域普通技術人員來說應該理解的是，在不脫離本發明的精神或范圍的情況下可以作出各種形式的變化。在該申請中應該理解的是元件前面的單詞“a”或“an”沒有包含這種元件的數量，并且單詞“包含”沒有排除那些所描述的或請求的之外的其它元件或步驟。
權利要求
1．一種橫向薄膜硅絕緣體(SOI)PMOS器件(20)，包含半導體基片(22)、在所述基片上的埋入絕緣層(24)以及在所述埋入絕緣層上的SOI層(26)中的橫向PMOS晶體管器件，該晶體管器件具有形成在n型導電的體區域(30)中的p型導電源區域(28)；鄰近所述體區域的n型導電的橫向漂移區(32)；p型導電并且通過所述橫向漂移區(32)在橫向上與所述體區域隔開的的漏極區域(34)；以及在一部分所述體區域上方的門電極(36)，其中溝道區在工作期間形成并且在靠近所述體區域的所述橫向漂移區的一部分的上方延申，所述門電極(36)通過絕緣區域(38)與所述體區域(30)和漂移區(32)絕緣，其特征在于，所述橫向漂移區(32)在至少其橫向范圍的主要部分上方設有線性分級電荷分布，這樣在所述橫向漂移區中的摻雜級沿著從所述漏極區域(34)朝著所述區域(28)的方向增加，并且表面鄰接p型導電漏極延伸區域(46)設在所述漂移區(32)中并且從所述漏極區域(34)延伸到源區域附近，但是沒有直接與所述源區域(28)接觸。
2．如權利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中所述n型體區域(30)由所述n型漂移區(32)的一部分形成。
3．如權利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中N型導電的體接觸表面區域(40)設在所述體區域中并接觸所述源區域。
4．如權利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，還包含在所述漂移區(32)中的P型導電的緩沖區(48)，該緩沖區在所述漏極區域(34)下面從所述漏極延伸區域(46)延伸到所述埋入絕緣層(24)。
5．如權利要求1所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，還包含在所述PMOS器件上方的電介質層(50)以及在所述電介質層上并且位于所述漂移區(32)的至少一部分上方的導電場電極(52)。
6．如權利要求5所述的橫向薄膜硅絕緣體(SOI)PMOS器件(20)，其中所述導電場電極(52)設在所述漂移區(32)的主要部分的上方，并且與PMOS器件的所述源區域(30)相連。
全文摘要
一種橫向薄膜硅絕緣體(SOI)PMOS器件,包含半導體基片、在所述基片上的埋入絕緣層以及在所述埋入絕緣層上的SOI層中的橫向PMOS晶體管器件,該晶體管器件具有:形成在n型導電的體區域中的p型導電源區域;鄰近所述體區域的n型導電的橫向漂移區;p型導電并且通過所述橫向漂移區在橫向上與所述體區域隔開的的漏極區域;以及在一部分所述體區域上方的門電極,其中溝道區在工作期間形成并且在靠近所述體區域的所述橫向漂移區的一部分的上方延伸,所述門電極通過絕緣區域與所述體區域和漂移區絕緣。為了簡單地經濟地制造PMOS晶體管器件,所述橫向漂移區在至少其橫向范圍的大部分上方設有線性分級電荷分布,并且表面鄰接p型導電漏極延伸區域設在所述漂移區中并且從所述漏極區域延伸到源區域附近,但是沒有直接與所述源區域接觸。
文檔編號H01L29/06GK1321340SQ00801827
公開日2001年11月7日 申請日期2000年8月7日 優先權日1999年8月31日
發明者T·萊塔維克, M·辛普森 申請人:皇家菲利浦電子有限公司