專利名稱：利用溝道技術和介質浮柵的每單元8位的非易失性半導體存儲器結構的制作方法
背景技術：
發明領域本發明一般涉及非易失性數字存儲器，具體地說，涉及可編程非易失性存儲器(諸如，常規EEPROM或閃速EEPROM)的改進的單元結構及其制造方法，該結構能夠最多存儲八位信息。
背景技術：
非易失性存儲器，例如EPROM、EEPROM和閃速EPROM，通常包括一個晶體管的矩陣，這些晶體管用作存儲單比特信息的存儲單元。在該矩陣中的各個晶體管具有形成在n-型或p-型半導體襯底上的源區和漏區；形成在至少位于源區和漏區之間的半導體襯底的表面的薄的隧道介質層；位于絕緣層上用于存儲電荷的浮柵(由多晶硅構成)；控制柵；以及浮柵和控制柵之間的中間介質。
傳統上，中間介質由一層二氧化硅(SiO2)構成。但是，由于氧化物/氮化物/氧化物復合結構(有時稱作ONO結構)具有比單氧化物層更小的電荷滲漏(參見Chang等的美國專利No.5,619,052)，所以近來越來越多地采用這種結構代替二氧化硅。
授權給Eitan的美國專利No.5,768,192公開了ONO結構(以及其它電荷捕獲(trapping)介質)被用作絕緣層和浮柵。

圖1顯示了在Eitan的專利中公開的現有技術的結構。在Eitan的專利中教導，在相反的方向上(即，顛倒“源”和“漏”)來編程和讀取該晶體管器件，更短的編程時間仍導致所顯示的閾值電壓的提高。Eitan的專利提出這種結果對于減少編程時間非常有用，同時還防止了“穿通”(即，當橫向電場強到無論施加的閾值電平如何都能夠將電子拉(draw)到漏極時的情況。)半導體存儲器行業一直在研究不同的技術和方法來降低非易失性存儲區的位成本。兩種較重要的途徑是尺寸縮小和多級存儲。多級存儲(通常稱作多級單元)意味著單個單元能夠表示多于一位的數據。在常規存儲單元的設計中，一位數據僅由兩個不同的電壓電平表示，例如代表0或1的0V和5V(與一些電壓容限有關)。在多級存儲中，需要更多的電壓范圍/電流范圍以對數據的多位進行編碼。多個范圍導致范圍之間容限的減小，并且要求更高的設計技術。結果，很難設計和制造多級存儲單元。一些多級存儲單元的可靠性差。一些多級存儲單元的讀取時間比常規單比特單元長。
因此，本發明的目的在于，制造非易失性存儲器結構，通過提供一種能夠最多存儲八位數據的結構來達到節約成本的目的，從而明顯增加非易失性存儲器的存儲規格。本發明的另一個相關的目的在于，這種單元結構不需要利用減小的容限或先進的設計技術。
參照本發明的附圖、閱讀本發明的說明以及權利要求，本領域的技術人員可以清楚地理解本發明的上述和其它目的。
發明綜述本發明公開了一種單比特非易失性半導體存儲器，用于存儲最多八位信息。該器件具有一種導電類型的半導體襯底；在一部分半導體襯底的上面的中央底部擴散區；在底部擴散區上面的第二半導體層；以及左擴散區和右擴散區，其形成在第二半導體層中，遠離中央底部擴散區，從而在右擴散區和中央底部擴散區之間形成第一豎直溝道。該器件還包括捕獲介質層，其形成在半導體襯底、左底部擴散區、中央底部擴散區、右底部擴散區和第二半導體層的暴露部分上；以及形成在捕獲介質層上面的字線。
上述結構可以通過以下步驟制造(1)形成一種類型的半導體襯底；(2)向半導體襯底中注入一層導電類型與半導體襯底的導電類型相反的離子，形成底部擴散區；(3)在所述底部擴散區的至少一部分上生長第二半導體層；(4)向第二半導體層中注入離子，在第二半導體層中形成導電類型相同的右擴散區和左擴散區；(5)在所得到的半導體晶片上做出溝道，在半導體襯底上形成一個或多個獨立單元；(6)在獨立單元和半導體襯底的暴露表面上淀積捕獲介質結構；以及(7)在捕獲介質結構上淀積多晶硅控制柵。
附圖的簡要說明圖1a是沿八位非易失性存儲單元的字線的剖視圖，它顯示了本發明的物理結構；圖1b是描繪了在本發明的單元中所存儲的八位的布局的俯視圖；圖1c是在半導體襯底上的多個8-位存儲單元的前透視圖；圖2是根據本發明的8-位存儲單元的陣列的俯視圖；圖3a是沿字線的部分剖視圖，示出了介質浮柵將電荷存儲在位1電荷存儲區中的操作；圖3b是沿字線的部分剖視圖，示出了部分浮柵將電荷存儲在位2電荷區存儲中的操作；圖4是一個曲線圖，示出了顛倒編程和讀取步驟的方向對本發明的八位非易失性單元結構中由每對比特所顯示的閾值電壓的影響；圖5a-5f是沿字線的剖視圖，它示出了在根據本發明制造雙位非易失性存儲單元的方法中，所執行的不同步驟。
實現本發明的最佳實施方式雖然本發明可以用許多不同形式實現，并且由多種不同的制造工藝制造，在這里的圖中示出并討論了一個特定實施例和制造方法，應該理解，這些公開的內容僅僅被認為是本發明原理的示例，而不是將本發明限制到這里所描述的實施例。
圖1a和1b示出了根據本發明的八位非易失性存儲單元結構100，其形成在半導體襯底101上并且結合了一部分半導體襯底101。由于每個存儲單元100最好構造相同，下面假設每個單元具有單元100a的構造來描述單元100a的構造。一些與主構造不同的存儲單元可以與單元100結合使用。實際上，人們期望單元100(和其它類型的單元)的變形也可能在存儲器陣列的外圍使用。圖1c是在半導體襯底上的多個8-位存儲單元的前透視圖。
在半導體襯底101上，單元100具有底部擴散區102，其導電類型與襯底101的導電類型相反。在底部擴散區102的上面，形成第二半導體層103，其導電類型與襯底101的導電類型相同。在該第二半導體層，左擴散區104和右擴散區106互相分開設置，其導電類型都與底部擴散區102(在本實施例中為n+)的相同。結果，在左擴散區104和右擴散區106之間形成第一水平溝道區120；在右擴散區106和底部擴散區102之間形成第一豎直溝道區121；并且在左擴散區104和底部擴散區102之間形成第二豎直溝道區122。這樣，完全在單個井內建立了基本的三個溝道。并且，正如下面更加全面的說明所述，每個水平和豎直溝道能夠存儲兩位。考慮到這種雙位存儲和對稱的設計，當相鄰地制造基本互相相同的單元時，可以在兩對相鄰的單元的底部擴散區之間形成另外(第二)的水平溝道。特別是，如圖1b所示，在單元對100a和100b的底部擴散區102a和102b之間分別形成左第二水平溝道部分123a。在單元對100a和100c的底部擴散區102a和102c之間分別形成右第二水平溝道部分123b。
每個單元100還包括薄的(隧穿)氧化物層110、氮化物層111和絕緣氧化物層112，這些層均勻地覆蓋在半導體襯底101、底擴散溝道102和第二半導體層103(包括左和右擴散區)的暴露部分上(如圖1a所示)，形成一個捕獲介質層。在一個實施例中，氧化物層110和112的每層大約100微米厚，而氮化物層大約為50微米厚。盡管這些介質層的結構被描述為氮化物層夾在薄的隧穿氧化物和絕緣氧化物之間，但是也可以使用其它介質結構，例如SiO2/Al2O3/SiO2。
通過字線115和擴散區102、104和106的結合，來控制單元100中的各位的存取。由多晶硅直接在ONO介質結構的上面形成字線115。本領域的技術人員知道，MOS晶體管中的擴散區102、104和106在零偏置狀態很難分辨；這樣，在施加了高于源極的漏極偏壓的端電壓后限定各個擴散區的作用。這樣，通過在特定的字線施加特定的偏置電壓和足夠高的電壓，可以對不同位進行編程、讀取和擦除。
單元100中的位存儲部分基于這樣一個發現，即，通過使用捕獲介質層，可以在與一個擴散區相鄰的溝道中存儲并定位一位數據。另外，通過顛倒編程和讀取的方向，可以避免兩個電荷存儲區各區之間的干擾。在圖3a和3b中示出了一特定對(位1/位2)的這個方法。圖3a示出了“位1”的編程和讀取。為了對位1編程，把左擴散區104用作漏極端(通過施加4-6V的電壓)，把右擴散區106用作源極(通過施加0V或熱電子編程的低電壓)，字線115施加8-10V的電壓，底部擴散區都施加有電壓，以避免位3-8的編程干擾。為了讀取位1，把左擴散區用作源極(通過施加0V電壓)，把右擴散區用作漏極(通過施加1-2V的電壓)。如圖3b所示，相似的操作被用作編程和讀取位2。這種為編程電流存在薄的氧化物層的結構使得可以用更低的整體電壓更快地編程。
如圖4所示，(其中電荷被存儲在位2中)，如果在不同的方向讀取，定位捕獲的電子具有不同的閾值電壓。第一條線描述了當右擴散區用作漏極(與編程步驟的方向相同)時的閾值電壓。第二條線描述了當左擴散區無用作漏極(與編程步驟的方向相反)時的閾值電壓。從這兩條線可以看出，通過顛倒所用的讀取和編程的方向，可以具有更有效的閾值性能。通過利用設計的這方面，即使一對的兩側都用信息進行編程，通過選擇左或右擴散區作為漏極，也只讀取單個比特的閾值電壓。
應該注意到，對于位5和位6，對各位編程和讀取要求給相鄰單元的底部擴散區的合適的偏置。例如，為了對位5編程，把底部擴散區102a用作漏極，把底部擴散區102c用作源極。至于對位6，將底部擴散區102a當作漏極，而底部擴散區102b當作源極。盡管圖中未示出，應該理解，位5具有與相鄰單元100c有關的雙存儲位置，同樣，位6具有一個與相鄰單元100b有關的存儲位置。總之，假設選中的字線具有下面的不同擴散區的偏置，可以實現單個單元的八位的編程

(未指定的擴散區被偏置以避免編程干擾)圖2示出了這些偏置電壓的應用和從存儲器陣列中的各個單元獲取數據。
這些單元的擦除能夠通過一次一位或一次八位來進行。如果高電壓施加到對應于與零或負的柵電壓的大部分，那么所有的八位一起被擦除。如果高電壓僅僅施加到對應于零或負的柵電壓的一個擴散區端，那么僅擦除一位。由于中央溝道區域的單元設計，避免了過擦除現象。因此，盡管存儲區位1和位2的閾值電壓被過擦除，有效的閾值仍由中央溝道區決定。結果，這種結構的擦除的電壓非常高，因而，適用于低功率應用。
制造的優選方法存在多種可行的方法用于制造本發明的八位單元。特別是，下面公開一個優選的工藝，應該理解這個工藝僅僅是能夠制造本發明的八位非易失性存儲區結構的可能的工藝的示例。
如圖5a所示，首先，將高摻雜的N+注入到P-型硅襯底101中。然后，如圖5b所示，在N+摻雜層的頂部生長P-型硅外延層。圖5c示出了在外延層中注入N+，形成右和左擴散溝道。然后，利用位線I掩模，在得到的晶片上開出溝道(如圖5d所示)。接下來，如圖5e所示淀積底層氧化物、捕獲介質和頂層氧化物。最后，如圖5f所示淀積多晶硅層和使用字線掩模來構圖多晶硅層。
與常規EEPROM和閃速EEPROM相比，除了存儲量明顯增長外，由于沒有浮柵，制造該結構100的工藝也更加簡單。因此，可以避免在現有技術中與浮柵有關的各種困難，例如，浮柵的制造以及控制柵和浮柵之間的絕緣。另外，由于中央溝道區(其具有該結構的最大閾值)以及左、右存儲區不能控制整個溝道，可以避免過擦除現象。
結構100的柵耦合比例(“GCR”)是100％。結果，結合該結構使用的編程和擦除電壓能夠低于標準EEPROM或閃速EEPROM單元的編程和擦除電壓。這些較低的編程和擦除電壓的結構，是只要求較小的泵吸效果。另外，這些較低的電壓節省了一些常規的電路和工藝開支。
同樣，大大提高的GCR使得結構100的讀電流大大高于標準EEPROM或閃速EEPROM單元的讀電流。因此，利用本發明的結構能夠實現更好的性能。
上面說明書和附圖僅僅解釋并描述了本發明，但并不限制本發明。本領域技術人員能夠在本發明的范圍內對其做出修改和改變。
權利要求
1.一種非易失性半導體存儲器，用于存儲多達六位的信息，其包括半導體襯底，其具有一種導電類型；底部擴散區，形成在一部分所述半導體襯底的上面，其導電類型與上述半導體襯底的導電類型相反；第二半導體層，形成在所述底部擴散區的上面，其導電類型與上述半導體襯底的導電類型相同；右擴散區，形成在所述第二半導體層內，與所述底部擴散區隔開，從而在所述右擴散區和底部擴散區之間形成第一豎直溝道；左擴散區，形成在所述第二半導體層內，與所述右擴散區和底部擴散區隔開，從而在所述右擴散區和左擴散區之間形成第一水平溝道，在左擴散區和底部擴散區之間形成第二豎直溝道，所述左擴散區、右擴散區和底部擴散區具有相同的導電類型；捕獲介質層，形成在所述半導體襯底、底部擴散區和第二半導體層的暴露部分上；以及字線，形成在所述捕獲介質層上，從而，每個所述第一垂直溝道和第二豎直溝道以及第一水平溝道能夠具有兩位可編程、讀取和擦除的信息。
2.根據權利要求1所述的非易失性半導體存儲器，其中，所述捕獲介質層包括隧穿氧化物層；在所述隧穿氧化物層上的氮化物層；以及在所述氮化物層上的絕緣氧化物層。
3.根據權利要求1所述的非易失性半導體存儲器，其中，所述捕獲介質層包括隧穿氧化物層；在所述隧穿氧化物層上的氧化鋁層；以及在所述氧化鋁層上的絕緣氧化物層。
4.一種非易失性半導體存儲器，用于存儲多至八位的信息，其包括半導體襯底，其具有一種導電類型；中央底部擴散區，形成在一部分所述半導體襯底的上面，其導電類型與上述半導體襯底的導電類型相反；第二半導體層，形成在所述中央底部擴散區的上面，其導電類型與上述半導體襯底的導電類型相同；右擴散區，形成在所述第二半導體層內，與所述中央底部擴散區隔開，從而在所述右擴散區和中央底部擴散區之間形成第一豎直溝道；左擴散區，形成在所述第二半導體層內，與所述右擴散區和中央底部擴散區隔開，從而在所述右擴散區和左擴散區之間形成第一水平溝道，在左擴散區和中央底部擴散區之間形成第二豎直溝道，所述左擴散區、右擴散區和中央底部擴散區具有相同的導電類型；左底部擴散區和右底部擴散區，其導電類型與半導體襯底的導電類型相反，位于一部分所述半導體襯底的上面，與所述中央底部擴散區隔開，在所述左底部擴散區和中央部擴散區形成左第二水平溝道，并在右底部擴散區和中央底部擴散區形成右第二水平溝道；捕獲介質層，形成在所述半導體襯底、左底部擴散區、中央底部擴散區、右底部擴散區和第二半導體層的暴露部分上；以及字線，形成在所述捕獲介質層上，從而，每個所述第一和第二豎直溝道以及第一和第二水平溝道能夠具有兩位可編程、讀取和擦除的信息。
5.根據權利要求4所述的非易失性半導體存儲器，其中，所述捕獲介質層包括隧穿氧化物層；在所述隧穿氧化物層上的氮化物層；以及在所述氮化物層上的絕緣氧化物層。
6.根據權利要求4所述的非易失性半導體存儲器，其中，所述捕獲介質層包括隧穿氧化物層；在所述隧穿氧化物層上的氧化鋁層；以及在所述氧化鋁層上的絕緣氧化物層。
7.一種制造非易失性半導體存儲器的方法，該非易失性半導體存儲器存儲多至八位的信息，其包括以下步驟形成一種導電類型的半導體襯底；向半導體襯底中注入一層，其導電類型與半導體襯底的導電類型相反的離子，從而形成底部擴散區；在所述底部擴散區的至少一部分上生長第二半導體層；向所述第二半導體層中注入離子，在第二半導體層中形成導電類型相同的右擴散區和左擴散區；在所得到的半導體晶片上做出溝道，在半導體襯底上形成一個或多個獨立單元；在獨立單元和半導體襯底的暴露表面上淀積捕獲介質結構；以及在捕獲介質結構的上面淀積多晶硅控制柵。
全文摘要
本申請公開了非易失性半導體存儲器,用于存儲多至八位的信息。該器件具有:一種導電類型的半導體襯底;在一部分半導體襯底的上面的中央底部擴散區;在底部擴散區上面的第二半導體層;以及左擴散區和右擴散區,其形成在第二半導體層中,與中央底部擴散區隔開,從而在右擴散區和中央底部擴散區之間形成第一豎直溝道。該器件還包括:捕獲介質層,形成在半導體襯底、左底部擴散區、中央底部擴散區、右底部擴散區和第二半導體層的暴露部分上;以及形成在捕獲介質層上面的字線。并且還公開了利用溝道技術制造這種新穎的單元的方法。
文檔編號H01L27/115GK1327615SQ00801818
公開日2001年12月19日 申請日期2000年8月25日 優先權日1999年8月27日
發明者龍翔瀾, 盧道政, 王明宗 申請人:馬克羅尼克斯美國公司