一種用于可編程芯片的查找表及查找表電路的制作方法
【專利摘要】本發明適用集成電路領域，提供一種用于可編程芯片的查找表，該查找表由一次性反熔絲配置存儲器單元連接譯碼單元構成，所述反熔絲配置存儲單元利用MOS管柵氧層擊穿形成電阻連接的原理構成電路，使反熔絲配置存儲單元編程為“0”后存儲位置電位被永久下拉到地，編程為“1”后存儲位置電位被永久上拉到電源，實現配置數據的存儲。采用反熔絲配置存儲單元構成查找表，抗輻射抗干擾能力強，受外界環境干擾不會發生軟錯誤，不會造成數據丟失，數據可靠性很好；沒有靜態功耗，工作功耗更低；數據“1”和“0”的電位都固定，數據可靠性高；經編程與未編程的MOS管無明顯區別，易于加密,數據安全性好。
【專利說明】一種用于可編程芯片的查找表及查找表電路
【技術領域】
[0001]本發明屬于集成電路領域，尤其涉及一種用于可編程芯片的查找表及查找表電路。
【背景技術】
[0002]可編程芯片，比如現場可編程門陣列(FPGA)由規則的邏輯陣列所組成，主要包括可編程邏輯模塊CLB、可配置輸入輸出模塊Ι0Β、可編程互連資源P1、系統控制模塊與系統配置模塊等。其中可編程邏輯模塊CLB是FPGA的主要組成部分，是FPGA實現邏輯功能的基本單元。在FPGA中每個CLB都包含若干個查找表(LUT)、進位鏈、存儲單元及其它基本邏輯單元。其中查找表LUT用于實現N輸入任意功能的邏輯，是FPGA萬能邏輯的核心。
[0003]查找表的基本功能是實現輸入的各種函數組合。查找表用配置存儲器實現組合邏輯函數，通過查找配置存儲器的地址表，可以得到相應的組合邏輯函數輸出。配置存儲器存放著目標函數的真值表，輸入信號通過譯碼電路將存儲器中的相應值輸出。根據構成查找表的配置存儲器種類不同，查找表主要可分為三類:
1.基于SRAM(靜態隨機存取存儲器)配置存儲器的查找表，是指一種將配置數據先寫入到FPGA芯片外的PROM (可編程只讀存儲器)中，在FPGA開始工作時再從PROM中將配置數據讀入到查找表配置存儲器SRAM中，從而使查找表實現特定邏輯功能的器件。其缺點是:A.掉電后配置數據會丟失，應用時需將配置數據從PROM中讀取到SRAM中來完成FPGA配置；B.在受到高能粒子和宇宙射線干擾時，易發生單粒子翻轉，從而發生軟錯誤(在存在高能粒子的環境下，SRAM受到這些粒子攻擊后，易發生電荷積累，造成其存儲數據的翻轉(數據翻轉是指數據O變為數據1，或者數據I變為數據0))，導致系統崩潰，所以其抗干擾能力較差，數據可靠性和安全性比較差；C.系統功耗比較大、芯片密集度較差。
[0004]2.基于Flash (快閃電擦除可編程只讀存儲器)配置寄存器的查找表，是指一種將配置數據直接寫入FPGA芯片內集成的快閃EEPROM中，再用快閃EEPR0M(電擦除可編程只讀存儲器)來配置查找表存儲器SRAM，從而使查找表實現特定邏輯功能的器件。其缺點是:A.功耗比基于SRAM和反熔絲型的都要大；B.不能保證不發生軟錯誤，數據安全性和可靠性不夠高；C.數據保持時間不夠久。
[0005]3.基于反熔絲(編程使原來不連在一起的點連接起來)配置存儲器的查找表，是一種將配置數據直接寫入查找表中的配置存儲單元中，從而使查找表實現特定邏輯功能。這里查找表的配置存儲單元選用OTP (—次可編程)存儲器。
[0006]目前，OTP存儲單元電路結構主要分為兩種:
一是浮柵結構:如沒有透明窗(透明窗芯片封裝頂部用來接收紫外線以實現數據擦除的玻璃窗口)的傳統浮柵結構的PR0M(可編程只讀存儲器)，其寫入后就不能擦除，直到數據自動消失。這種結構的缺點是在受到如紫外光，高能粒子，微波等外界環境干擾時也有可能發生數據丟失，數據安全和可靠性不夠高；隨著時間的推移，浮柵上的電荷會慢慢自動減少消失，所以其數據保持時間也不夠久。[0007]二是柵氧層擊穿結構:如三管OTP存儲單元結構。其原理是通過是否擊穿MOS管來實現數據存儲，擊穿了則存儲1，未擊穿則存儲O。這種單元結構存在的缺點是:編程完成后，存儲I時有固定的上拉路徑，但存儲O時該位置無下拉路徑，即懸空狀態表征數據0，在遭到如紫外光，高能粒子，微波等外界環境干擾時，存儲數據O的單元很容易發生軟錯誤，造成數據串改，因此這種結構在用作查找表配置存儲單元時存在嚴重的數據可靠性問題。

【發明內容】

[0008]本發明提供一種用于可編程芯片的查找表，旨在解決受外界環境干擾數據丟失或串改、數據安全和可靠性低、數據保持時間不久、發生軟錯誤的問題。
[0009]本發明是這樣實現的，一種用于可編程芯片的查找表，該查找表由一次性反熔絲配置存儲器單元連接譯碼單元構成，所述反熔絲配置存儲單元利用MOS管柵氧層擊穿形成電阻連接的原理構成電路，使反熔絲配置存儲單元編程為“O”后存儲位置電位被永久下拉到地，編程為“I”后存儲位置電位被永久上拉到電源，實現配置數據存儲。
[0010]本發明的進一步技術方案是:所述反熔絲配置存儲單元包括MOS管M1、M0S管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極分別為PL端，PL端編程時連接編程電壓VPGM ;所述MOS管M2源極漏極、MOS管M4漏極接位線BL，所述反熔絲配置存儲單元被選中編程時接GND，未被選中時接位線保護電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據地址和編程數據來控制所述反熔絲配置存儲單元進行正確編程、且保證所述反熔絲配置存儲單元能進入正常工作狀態；所述MOS管M5漏極為存儲數據輸出端CFG_DATA，所述存儲數據輸出端在所述反熔絲配置存儲單元編程后，存儲數據輸出端輸出固定電位，配合多路選擇器構建用戶所要實現的邏輯函數；所述MOS管M5柵極為隔離控制端PR0_EN，所述隔離控制端編程時接低電平，正常工作時接高電平。
[0011]本發明的進一步技術方案是:所述MOS管M3為P型金屬氧化物場效應管。
[0012]本發明的進一步技術方案是:所述MOS管M1、M0S管M2、M0S管M4、M0S管M5均為N型金屬氧化物場效應管。
[0013]本發明的進一步技術方案是:所述反熔絲配置存儲單元存儲要實現邏輯函數的真值表，配置數據是在編程階段按照編程時序依次寫入反熔絲配置存儲單元的，寫入到反熔絲配置存儲單元的值根據要實現的邏輯函數確定。
[0014]本發明的另一目的在于提供用于可編程芯片的查找表電路，該查找表電路由一次性反熔絲配置存儲器、傳輸門和反相器電路構成，所述一次性反熔絲配置存儲器采用基于標準CMOS工藝的柵氧擊穿型反熔絲配置存儲單元，所述傳輸門與所述反相器共同構成多路選擇器功能電路，在輸入端為查找表輸入地址碼，輸出端為查找表將輸入數據經邏輯運算的值輸出。
[0015]本發明的進一步技術方案是:所述查找表電路根據用戶所要實現的邏輯函數輸入數量，運用邏輯函數運算通道形成與輸入端相對應的邏輯運算輸出通道。
[0016]本發明的進一步技術方案是:所述反熔絲配置存儲單元包括MOS管M1、M0S管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極合并為PL端，所述MOS管M2柵極、MOS管M4漏極合并為位線BL，所述MOS管M3柵極為上字線WL_T0P,所述MOS管M4柵極為下字線WL_L0W，所述MOS管M5漏極為存儲數據輸出端CFG_DATA,所述MOS管M5柵極為隔離控制端PR0_EN。
[0017]本發明的進一步技術方案是:所述MOS管M3為P型金屬氧化物場效應管；所述MOS管Ml、MOS管M2、MOS管M4、MOS管M5均為N型金屬氧化物場效應管。
[0018]本發明的進一步技術方案是:所述反熔絲配置存儲單元只能一次編程，完成整個查找表存儲陣列的數據編程后，每一個反熔絲配置單元都固定提供一個輸出。
[0019]本發明的有益效果是:采用反熔絲配置存儲單元構成查找表，抗輻射抗干擾能力強，受外界環境干擾不會發生軟錯誤，不會造成數據丟失，數據可靠性很好；沒有靜態功耗，工作功耗更低；數據I和O的電位都固定，數據可靠性高；經編程與未編程的MOS管無明顯區別，易于加密，數據安全性好。
【專利附圖】

【附圖說明】
[0020]圖1是本發明實施例提供的查找表結構圖；
圖2是本發明實施例提供的反熔絲配置存儲單元電路圖 圖3是本發明實施例提供的查找表電路圖；
圖4是本發明實施例提供的反熔絲配置存儲單元工作狀態下，存儲數據為“I”的單元等效電路圖；
圖5是本發明實施例提供的反熔絲配置存儲單元工作狀態下，存儲數據為“O”的單元等效電路；
圖6是本發明實施例提供的四輸入AOI電路圖及真值表；
圖7是本發明實施例提供的查找表配置為四輸入AOI的示意圖；
圖8是本發明實施例提供的查找表電路變形結構一示意圖；
圖9是本發明實施例提供的查找表電路變形結構二示意圖；
圖10是本發明實施例提供的查找表電路變形結構三示意圖；
圖11是本發明實施例提供的查找表電路變形結構四示意圖；
圖12是本發明實施例提供的8輸入查找表示意圖；
圖13是本發明實施例提供的查找表電路異化四路輸入兩路輸出示意圖；
圖14是本發明實施例提供的查找表電路異化五路輸入兩路輸出示意圖；
圖15是本發明實施例提供的查找表電路異化六路輸入兩路輸出示意圖；
圖16是本發明實施例提供的查找表電路異化八路輸入兩路輸出示意圖。
【具體實施方式】
[0021]附圖標記:10_ —次性反熔絲配置存儲器 20-譯碼單元 30-多路選擇器
圖1示出了本發明提供的用于可編程芯片的查找表，該查找表由一次性反熔絲配置存儲器10單元連接譯碼單元20構成，所述反熔絲配置存儲單元利用MOS管柵氧層擊穿形成電阻連接的原理構成電路，使反熔絲配置存儲單元編程為“O”后存儲位置電位被永久下拉到地，編程為“ I ”后存儲位置電位被永久上拉到電源，實現配置數據存儲。采用反熔絲配置存儲單元構成查找表，抗輻射抗干擾能力強，受外界環境干擾不會發生軟錯誤，不會造成數據丟失，數據可靠性很好；沒有靜態功耗，工作功耗更低；數據“I”和“O”的電位都固定，數據可靠性高；經編程與未編程的MOS管無明顯區別，易于加密，數據安全性好。
[0022]如圖2所示，所述反熔絲配置存儲單元包括MOS管Ml、MOS管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極分別為PL端，PL端編程時連接編程電壓VPGM ;所述MOS管M2源極漏極、MOS管M4漏極接位線BL，所述反熔絲配置存儲單元被選中編程時接GND，未被選中時接位線保護電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據地址和編程數據來控制所述反熔絲配置存儲單元進行正確編程、且保證所述反熔絲配置存儲單元能進入正常工作狀態；所述MOS管M5漏極為存儲數據輸出端CFG_DATA，所述存儲數據輸出端在所述反熔絲配置存儲單元編程后，存儲數據輸出端輸出固定電位，配合多路選擇器構建用戶所要實現的邏輯函數；所述MOS管M5柵極為隔離控制端PR0_EN，所述隔離控制端編程時接低電平，正常工作時接高電平。
[0023]所述MOS管M3為P型金屬氧化物場效應管。
[0024]所述MOS管Ml、MOS管M2、MOS管M4、MOS管M5均為N型金屬氧化物場效應管。
[0025]圖2是反熔絲配置存儲單元結構，MOS管M1、M0S管M2為柵氧可擊穿的MOS管，我們稱其為擊穿管，MOS管M3為PMOS管，其中P型金屬氧化物場效應管，帶正電的空穴作為多數載流子，PMOS管在柵極加低電平O時導通，加高電平I時關斷。MOS管Ml、MOS管M2、MOS管M4、M0S管M5均為NMOS管，其中N型金屬氧化物場效應管，帶負電的電子作為多數載流子；NM0S管在柵極加高電平I時導通，加低電平O時關斷；同時存在PMOS和NMOS管的電路則為CMOS工藝實現的電路。
[0026]MOS管M3、MOS管M4既是單元字線選擇管又是保護管，防止編程過程中電流過大燒毀電路，PL端編程時接編程電壓VPGM，一般比正常電源電壓高，比如8V，正常工作時則接工作電壓VW0RK，一般為1.8V——3.3V。BL為位線，在該反熔絲配置存儲單元被選中編程時接GND，沒有被選中時接位線保護電壓；WL_T0P和WL_L0W為分別為上字線和下字線，用于根據地址和編程數據來控制單元進行正確編程，并保證單元能正常進入工作狀態；PR0_EN為隔離控制端，編程時接低電平，正常工作時接高電平；CFG_DATA端為存儲數據輸出端，反熔絲配置存儲單元編程后，CFG_DATA端輸出固定電位，配合多路選擇器構建用戶所要實現的邏輯函數。
[0027]所述反熔絲配置存儲單元存儲要實現邏輯函數的真值表，配置數據是在編程階段按照編程時序依次寫入反熔絲配置存儲單元的，寫入到反熔絲配置存儲單元的值根據要實現的邏輯函數確定。在可編程芯片工作階段，通過四個輸入信號選擇輸出相應的存儲數據以實現用戶設計的邏輯函數。
[0028]雙向擊穿型反熔絲配置存儲單元分為編程狀態和工作狀態，在編程狀態下，PL線上的電壓為VPGM，在編程不同數據時，通過雙字線和位線的控制，在一定的編程時序下選擇編程擊穿管Ml或M2，以形成上拉或下拉路徑。下面重點介紹配置存儲單元在存儲不同數據時的工作狀態:
圖4為在工作狀態下，反熔絲配置存儲單元電路存儲數據為“I”時的等效電路。在反熔絲配置存儲單元電路進入工作狀態后，編程線PL上的電壓切換為工作電壓VWORK，MOS管M3、M0S管M4均關閉，MOS管M5打開，由于擊穿管Ml已被編程形成電阻連接，所以形成了經由Ml的上拉路徑，即該存儲單元固定存儲數據“I”。
[0029]圖5為在工作狀態下，反熔絲配置存儲單元電路存儲數據為“O”時的等效電路。在反熔絲配置存儲單元電路進入工作狀態后，編程線PL上的電壓切換為工作電壓VW0RK，M3、M4均關閉，M5打開，由于擊穿管M2已被編程形成電阻連接，所以形成了經由M2的下拉路徑，即該存儲單元固定存儲數據“O”。
[0030]圖3示出了本發明提供的用于可編程芯片的查找表電路，該查找表電路由一次性反熔絲配置存儲器10、傳輸門和反相器電路構成，所述一次性反熔絲配置存儲器10采用基于標準CMOS工藝的柵氧擊穿型反熔絲配置存儲單元，所述傳輸門與所述反相器共同構成多路選擇器30功能電路，在輸入端為查找表輸入地址碼，輸出端為查找表將輸入數據經邏輯運算的值輸出。
[0031]所述查找表電路根據用戶所要實現的邏輯函數輸入數量，運用邏輯函數運算通道形成與輸入端相對應的邏輯運算輸出通道。如圖13-16所示，其中圖13是另外一種異化結構的四輸入LUT，此結構除了可以實現一個四輸入用戶邏輯函數外，還可以實現兩個二輸入用戶邏輯函數，當LUT配置為一個四輸入邏輯函數時，OLO作為輸出端，OLl端無輸出；當LUT配置為兩個二輸入邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端。比起之前的設計具有更大的靈活性，使得LUT內部邏輯資源得到更加充分的利用，具有更高的資源利用率。
[0032]圖14是另外一種異化結構的5輸入LUT，此結構除了可以實現一個五輸入用戶邏輯函數外，還可以實現一個二輸入用戶邏輯函數和一個三輸入用戶邏輯函數，當LUT配置為一個五輸入邏輯函數時，OLO作為輸出端，OLl端無輸出；當LUT配置為一個二輸入用戶邏輯函數和一個三輸入用戶邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端。比起之前的設計具有更大的靈活性，使得LUT內部邏輯資源得到更加充分的利用，具有更高的資源利用率。
[0033]圖15是另外一種異化結構的6輸入LUT，此結構除了可以實現一個六輸入用戶邏輯函數外，還可以實現兩個三輸入用戶邏輯函數，進一步，還可以實現一個二輸入用戶邏輯函數和一個四輸入用戶邏輯函數。當LUT配置為一個六輸入邏輯函數時，OLO作為輸出端，OLl端無輸出；當LUT配置為兩個三輸入邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端；當LUT配置為一個二輸入邏輯函數和一個四輸入邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端。比起之前的設計具有更大的靈活性，使得LUT內部邏輯資源得到更加充分的利用，具有更高的資源利用率。
[0034]圖16是另外一種異化結構的八輸入LUT，此結構除了可以實現一個八輸入用戶邏輯函數外，還可以實現兩個四輸入用戶邏輯函數，進一步，還可以實現一個二輸入用戶邏輯函數和一個六輸入用戶邏輯函數。當LUT配置為一個八輸入邏輯函數時，OLO作為輸出端，OLl端無輸出；當LUT配置為兩個四輸入邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端；當LUT配置為一個二輸入邏輯函數和一個六輸入邏輯函數時，OLO和OLl分別作為邏輯運算的輸出端。比起之前的設計具有更大的靈活性，使得LUT內部邏輯資源得到更加充分的利用，具有更高的資源利用率。[0035]所述反熔絲配置存儲單元包括MOS管M1、M0S管M2、M0S管M3、M0S管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極合并為PL端，所述MOS管M2柵極、MOS管M4漏極合并為位線BL，所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述MOS管M5漏極為存儲數據輸出端CFG_DATA，所述MOS管M5柵極為隔離控制端PR0_EN。
[0036]所述MOS管M3為P型金屬氧化物場效應管。
[0037]所述MOS管Ml、MOS管M2、MOS管M4、MOS管M5均為N型金屬氧化物場效應管。
[0038]所述反熔絲配置存儲單元采用一次可編程(OTP)單元，完成整個查找表存儲陣列的數據編程后，每一個反熔絲配置存儲單元都固定提供一個輸出。十六個反熔絲配置存儲單元提供十六個輸出值，每個反熔絲配置存儲單元存儲的數據值由用戶要實現的邏輯函數決定。傳輸門電路構成一個十六選一多路選擇器，由四個輸入信號通過多路選擇器選擇配置存儲單元的值輸出，此輸出就是四個輸入進行邏輯操作的結果。
[0039]查找表電路可構建任意一輸入、二輸入、三輸入及四輸入的邏輯功能函數，只要確定邏輯功能函數真值表中輸出與輸入的對應關系，就可以通過查找表構建相應的邏輯功能電路。下面的設計實例將LUT配置為4輸入的AOI (與或非)功能電路。四輸入AOI功能電路圖和真值表如圖6所75。
[0040]AOI的輸出OUT的值作為查找表的存儲數據值，輸入10、I1、12、13作為查找表的四個輸入端，查找表配置情況如圖1-6所示。若輸入10=0、I1=0、I2=0、I3=0時，選擇MCO單元的值輸出，MC單元存儲的數據為“1”，則輸出OUT為“1”，輸出值正是四個輸入做邏輯運算“與或非”的結果。以此原理，根據四個輸入信號選擇存儲單元的數據輸出從而實現具有四輸入AOI功能的電路。
[0041]圖8與圖3的區別是:將CFG_DATA端連接驅動器后再控制查找表可編程邏輯電路的信號通路，增加驅動器可以起到整形濾波和增強電路驅動能力的作用。
[0042]圖9與圖3的區別是:將反熔絲配置存儲單元中的隔離管刪除，CFG_DATA端連接驅動器后再控制查找表可編程邏輯電路的信號通路，增加驅動器可以起到整形濾波和增強電路驅動能力的作用。
[0043]圖10與圖3的區別是:將反熔絲配置存儲單元中的隔離管M5刪除，受控的查找表可編程邏輯的控制管改用厚柵氧MOS管，如此可節省一定面積。
[0044]圖11與圖3的區別是:查找表的反熔絲配置存儲單元數增加到了三十二位，輸入也增加到了五位，這樣可以實現任意五輸入的用戶邏輯函數。
[0045]由于本發明查找表結構采用了雙向擊穿型反熔絲配置存儲單元，編程后配置存儲數據均有明確的電位表示，并且電路中不存在反饋通路，所以該查找表在受到如紫外光，高能粒子，微波等外界環境干擾時不會發生軟錯誤，不會造成數據串改和系統崩潰等問題，非常適合應用于數據可靠性要求很高的場合。本電路采用了標準CMOS工藝，其標準CMOS工藝實現難度較低。
[0046]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種用于可編程芯片的查找表，其特征在于:該查找表由一次性反熔絲配置存儲器單元連接譯碼單元構成，所述反熔絲配置存儲單元利用MOS管柵氧層擊穿形成電阻連接的原理構成電路，使反熔絲配置存儲單元編程為“O”后存儲位置電位被永久下拉到地，編程為“ I ”后存儲位置電位被永久上拉到電源，實現配置數據存儲。
2.根據權利要求1所述的查找表，其特征在于:所述反熔絲配置存儲單元包括MOS管Ml、MOS管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極分別為PL端，PL端編程時連接編程電壓VPGM ;所述MOS管M2源極漏極、MOS管M4漏極接位線BL，所述反熔絲配置存儲單元被選中編程時接GND，未被選中時接位線保護電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據地址和編程數據來控制所述反熔絲配置存儲單元進行正確編程、且保證所述反熔絲配置存儲單元能進入正常工作狀態；所述MOS管M5漏極為存儲數據輸出端CFG_DATA，所述存儲數據輸出端在所述反熔絲配置存儲單元編程后，存儲數據輸出端輸出固定電位，配合多路選擇器構建用戶所要實現的邏輯函數；所述MOS管M5柵極為隔離控制端PR0_EN，所述隔離控制端編程時接低電平，正常工作時接高電平。
3.根據權利要求2所述的查找表，其特征在于:所述MOS管M3為P型金屬氧化物場效應管。
4.根據權利要求3所述的查找表，其特征在于:所述MOS管祖103管1^03管皿4、MOS管M5均為N型金屬氧化物場效應管。
5.根據權利要求4所述的查找表，其特征在于:所述反熔絲配置存儲單元存儲要實現邏輯函數的真值表，配置數據是在編程階段按照編程時序依次寫入反熔絲配置存儲單元的，寫入到反熔絲配置存儲單元的值根據要實現的邏輯函數確定。
6.一種用于可編程芯片的查找表電路，其特征在于:該查找表電路由一次性反熔絲配置存儲器、傳輸門和反相器電路構成，所述一次性反熔絲配置存儲器采用基于標準CMOS工藝的柵氧擊穿型反熔絲配置存儲單元，所述傳輸門與所述反相器共同構成多路選擇器功能電路，在輸入端為查找表輸入地址碼，輸出端為查找表將輸入數據經邏輯運算的值輸出。
7.根據權利要求6所述的查找表電路，其特征在于:所述查找表電路輸出通道根據用戶所要實現的邏輯函數輸入數量，運用邏輯函數運算通道形成與輸入端相對應的邏輯運算輸出通道，并可同時實現一路或多路不同的用戶邏輯函數。
8.根據權利要求6或7所述的查找表電路，其特征在于:所述反熔絲配置存儲單元包括MOS管Ml、MOS管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極互連分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極合并為PL端，所述MOS管M2柵極、MOS管M4漏極合并為位線BL，所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述MOS管M5漏極為存儲數據輸出端CFG_DATA，所述MOS管M5柵極為隔離控制端PR0_EN。
9.根據權利要求8所述的查找表電路，其特征在于:所述MOS管M3為P型金屬氧化物場效應管；所述MOS管Ml、MOS管M2、MOS管M4、MOS管M5均為N型金屬氧化物場效應管。
10.根據權利要求9所述的查找表電路，其特征在于:所述反熔絲配置存儲單元只能一次性編程，完成整個查找表存儲陣列的數據編程后，每一個所述反熔絲配置單元都固定提供一個 輸出。
【文檔編號】G11C17/16GK103761991SQ201310742523
【公開日】2014年4月30日 申請日期:2013年12月30日 優先權日:2013年12月30日
【發明者】包朝偉, 蔣錦艷, 張延飛, 姚偉榮 申請人:深圳市國微電子有限公司