基于可編程芯片的電路板及其控制方法
【技術領域】
[0001]本發明涉及一種電路板及其配置方法，尤其涉及一種基于可編程芯片的電路板及其配置方法。
【背景技術】
[0002]現有很多電子產品通常由一個或者多個CPU，一個或者多個功能芯片和一個FPGA芯片組成，這些器件都焊接在電路板上，構成一個系統板。某些功能芯片會連接一個小的存儲芯片，用于對相應的功能芯片進行初始化配置，存儲芯片可以是EEPROM芯片或者Flash芯片，如圖1所示。在板卡上電后，這些芯片首先需要從存儲芯片內讀取某些信息，用來對這些芯片進行功能上的配置與管理。這些存儲器芯片都是通過燒寫器把事編好程序燒寫進去，然后焊接到系統板卡上面。這樣就會造成如果配置內容需要改動，就會遇到很大的麻煩，需要把存儲芯片從板卡上面再焊下來，再次放到燒寫器上燒程序，最后再次焊回到板卡上。在模塊的設計初期，往往需要對功能芯片的某些功能進行反復不同配置，以找出芯片的最佳工作狀態。這樣就需要對其對應的存儲芯片多次拆卸、重新燒錄然后焊接。
[0003]此外，現有的高性能的處理器或復雜的功能芯片需有一些初始化1管腳，通過電阻對其進行上下拉配置，可對相應芯片進行初始化配置。在板卡上電后，這些芯片在復位時刻首先需要根據初始化1管腳的配置情況，對這自身進行功能上的配置與管理。這些初始化1管腳通常外接1K Ω或4.7K Ω電阻的一端，電阻的另一端連接地或者連接電源。如果初始化1管腳通過電阻接地，該管腳被設置這邏輯O，如果初始化1管腳通過電阻接電源，該管腳被設置這邏輯I。這樣通過外接電阻可以使芯片配置在要求的工作狀態。如圖2中芯片有三個初始化1管腳，共外接6個配置電阻。電阻Rl和電阻R2分別是初始化1管腳I的上下拉配置電阻。電阻R3和電阻R4分別是初始化1管腳2的上下拉配置電阻。電阻R5和電阻R6分別是初始化1管腳3的上下拉配置電阻。當電阻Rl、電阻R3、電阻R5焊上，電阻R2、電阻R4、電阻R6不焊時三個個初始化1管腳分別被配為I，I，I。這時如果需要把配改為O，O，O，則需要把電阻Rl、電阻R3、電阻R5分別拆卸下來，再分別把電阻R2、電阻R4、電阻R6焊接上去。
[0004]然而在模塊的設計初期，往往需要對芯片的某些功能進行反復不同配置，以找出芯片的最佳工作狀態。這樣就需要對初始化1管腳外接的配置電阻多次拆卸、焊接。這樣對于存儲芯片與電子產品以及燒寫器都會帶來影響。不僅浪費了時間、精力，還浪費了人力、財力，而且很容易把存儲芯片、燒寫器甚至板卡弄壞，造成不必要的損失。因此，有必要提供一種基于可編程芯片的電路板及其配置方法。

【發明內容】

[0005]本發明所要解決的技術問題是提供一種基于可編程芯片的電路板及其配置方法，能夠簡化板卡設計布局，便于板卡調試和維護，提高產品的成品率并降低生產成本。
[0006]本發明為解決上述技術問題而采用的技術方案是提供一種基于可編程芯片的電路板，包括主控CPU芯片、集成電路功能芯片和存儲芯片，所述主控CPU芯片和集成電路功能芯片通過內部數據總線相連，其中，所述集成電路功能芯片通過地址配置總線分別和可編程芯片的輸出I/O端口以及存儲芯片相連存取配置信息，所述可編程芯片配置的輸出I/O端口和集成電路功能芯片的初始化管腳一一配對相連且每對相連管腳的電氣特性保持一致。
[0007]上述的基于可編程芯片的電路板，其中，所述集成電路功能芯片的數目為多個，所述多個集成電路功能芯片和同一可編程芯片的輸出I/O端口相連，所述可編程芯片的輸出I/o端口的初始狀態為高阻狀態。
[0008]上述的基于可編程芯片的電路板，其中，所述集成電路功能芯片和可編程芯片的輸出I /0端口之間設有電壓轉換芯片。
[0009]上述的基于可編程芯片的電路板，其中，所述可編程芯片為FPGA芯片或CPLD芯片，所述存儲芯片為EEPROM芯片或Flash芯片，所述集成電路功能芯片為CPS1848交換芯片，所述FPGA芯片通過11C總線連接EEPROM芯片和CPS 1848交換芯片。
[0010]本發明為解決上述技術問題還提供一種上述的基于可編程芯片的電路板的配置方法，包括如下步驟:a)利用可編程芯片將主控CPU芯片的內部數據總線和集成電路功能芯片的地址配置總線橋接相連;b)利用可編程芯片將主控CPU芯片的內部數據總線和存儲芯片的地址總線橋接相連;c)配置可編程芯片的輸出I/O端口與集成電路功能芯片的初始化管腳一一配對相連且每對相連管腳的電氣特性保持一致;d)所述主控CPU芯片對存儲芯片進行讀取與寫入，實現對集成電路功能芯片的在線配置。
[0011]上述的基于可編程芯片的電路板的配置方法，其中，所述可編程芯片的輸出I/O端口的初始狀態為高阻狀態，所述步驟c)控制可編程芯片的輸出I/O端口為高電平模擬上拉電阻，所述步驟c)控制可編程芯片的輸出I/O端口為低電平模擬下拉電阻對集成電路功能芯片的管腳進行初始化。
[0012]本發明對比現有技術有如下的有益效果:本發明提供的基于可編程芯片的電路板及其配置方法，通過可編程芯片實現芯片配置總線與本地總線的橋接功能，以及對功能芯片的上電配置與管理，達到替換掉原來的上下拉電阻目的，從而簡化板卡設計布局，便于板卡調試和維護，提高產品的成品率并降低生產成本。
【附圖說明】
[0013]圖1為現有基于存儲芯片的電路板電路方框示意圖；
[0014]圖2為現有采用上下拉電阻的CPU芯片/集成電路功能芯片的初始連接示意圖；
[0015]圖3為本發明基于可編程芯片的電路板電路方框示意圖；
[0016]圖4為本發明的可編程芯片與CPU芯片/集成電路功能芯片的初始連接示意圖；
[0017]圖5為本發明的工程驗證實施例的電路方框示意圖。
[0018]圖中:
[0019]1主控CPU芯片2集成電路功能芯片3可編程芯片
[0020]4電路板5存儲芯片
【具體實施方式】
[0021]下面結合附圖和實施例對本發明作進一步的描述。
[0022]圖3為本發明基于可編程芯片的電路板電路方框示意圖。
[0023]請參見圖3，本發明提供的基于可編程芯片的電路板，電路板上包括主控CPU芯片
1、集成電路功能芯片2和存儲芯片5，所述主控CPU芯片I和集成電路功能芯片2通過內部數據總線相連，其中，所述集成電路功能芯片2通過地址配置總線分別和可編程芯片3的輸出I/O端口以及存儲芯片5相連存取配置信息，所述可編程芯片3配置的輸出I/O端口和集成電路功能芯片2的初始化管腳一一配對相連且每對相連管腳的電氣特性保持一致。
[0024]本發明提供的基于可編程芯片的電路板，其中，所述集成電路功能芯片2的數目為多個，所述多個集成電路功能芯片2和同一可編程芯片3的輸出I/O端口相連，所述可編程芯片3的輸出I/O端口的初始狀態為高阻狀態。所述集成電路功能芯片2和可編程芯片3的輸出I/O端口之間設有電壓轉換芯片。所述可編程芯片3為FPGA芯片或CPLD芯片，所述存儲芯片5為EEPROM芯片或Flash芯片。
[0025]本發明提供的基于可編程芯片的電路板，功能芯片和存儲芯片間的芯片地址配置總線連接到FPGA的1管腳。CPU芯片和FPGA通過CPU自帶的本地總線互聯。FPGA的1管腳的電氣特性要和對應芯片的相應管腳電氣特性一致，如果不一致可以通過某些轉換芯片轉換成一致的。不同的功能芯片所支持的芯片配置總線協議有所不同，有SPI協議，IIC協議，以及其它一些串行協議、并行協議，利用FPGA內部的可編程特性在FPGA里面實現若干橋接模塊，比如本地總線轉IIC、本地總線轉SPI等等。這樣用戶可以通過CPU芯片方便的更新存儲芯片的存儲內容。由于功能芯片在上電初始化時需通過芯片配置總線讀取存儲芯片中的數據以完成對自身的初始化，因此在上電初始化時與芯片配置總線互聯的FPGA管腳需保持在高阻狀態從而在邏輯上FPGA和芯片配置總線斷開，以免影響功能芯片的操作。通常，與芯片配置總線互聯的FPGA管腳可以默認在高阻狀態，當CPU需要對存儲芯片操作時再邏輯上連接起來。
[0026]本發明還提供一種基于可編程芯片的電路板的配置方法，包括如下步驟:
[0027]a)利用可編程芯片3將主控CPU芯片I的內部數據總線和集成