一種聚合酶鏈式反應基因擴展儀的校準系統的制作方法
【專利摘要】本實用新型涉及一種聚合酶鏈式反應基因擴展儀的校準系統，包括ADC溫度采集電路輸出端連接微處理器電路輸入端，實時時鐘電路輸出端連接微處理器電路輸入端，微處理器電路分別連接IIC存儲電路及SD卡存儲電路，微處理器電路連接通信電路雙向通信，通信電路分別與ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路及微處理器電路電性連接，SD卡存儲電路中采用耐高溫的SD卡。采用耐高溫存儲卡，使溫度探頭和數據采集融于測試板一體。使數據采集過程中，不僅能脫離上位機的干預，同時也克服了數據傳輸線干擾儀器運行或測量結果的影響；克服了數據采集過程中數據引線引起的設備不能正常運行或測量誤差的影響。
【專利說明】一種聚合酶鏈式反應基因擴展儀的校準系統

【技術領域】
[0001]本實用新型屬于電子電路領域，尤其涉及一種聚合酶鏈式反應基因擴展儀的校準系統。

【背景技術】
[0002]PCR (基因擴展)儀作為分子生物學和臨床醫學領域有利的檢測手段已經被廣泛應用，其不僅可極大方便DNA的測定、診斷及分析，并且在疾病預防和治療中可對治病病毒進行快速診斷和定量分析。PCR儀溫度準確度、溫場均勻性及升降溫速率等直接影響DNA片段擴增的結果，儀器使用一段時間后，其溫度等參數的計量特性會發生變化。目前對該類儀器的溫度參數檢測只是通過簡單的方法，采用普通熱電偶檢測。
[0003]目前對PCR儀溫度的校準設備國內還沒有相關廠家或科研機構對其進行系統全面的研宄，PCR儀反應時需要反應試管插入基座孔后蓋上蓋子，這樣一般測溫用的熱電偶或紅外線方式都沒法正常測試。采用普通熱電偶檢測方法只能反映一個或幾個點的靜態讀數，無法反映PCR儀的實時溫度。
[0004]而國外僅有的幾家公司生產的校準設備都要通過數據線連接外部設備才能采集并讀取數據。現在的PCR儀基本都有監控功能，熱蓋沒有蓋上或者沒有蓋嚴，儀器就會報警而不能正常運行。所以對測溫探頭(測溫板)或外聯設備的規格尺寸有嚴格的要求，另外數據引線會影響儀器熱蓋的密閉情況，即使儀器能運行也會引起測試結果的偏差。
[0005]國外的這類校準設備售價都比較高，且有使用次數的限制，對于國內計量機構來說，保守估計半年就需要重新購買授權才能繼續使用，后續維護費用相當高，不利于開展相應的量值溯源工作。
實用新型內容
[0006]本實用新型的目的在于提供一種聚合酶鏈式反應基因擴展儀的校準系統，旨在解決數據采集過程中數據引線引起的設備不能正常運行或測量誤差的影響的問題。
[0007]本實用新型是這樣實現的，一種聚合酶鏈式反應基因擴展儀的校準系統，該校準系統包括ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路、電源電路、通信電路及微處理器電路，所述ADC溫度采集電路輸出端連接所述微處理器電路輸入端，所述實時時鐘電路輸出端連接所述微處理器電路輸入端，所述微處理器電路分別連接所述IIC存儲電路及SD卡存儲電路，所述微處理器電路連接所述通信電路雙向通信，所述通信電路分別與所述ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路及微處理器電路電性連接，所述SD卡存儲電路中采用耐高溫的SD卡，所述電源電路分別電性連接所述ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路、通信電路及微處理器電路；所述ADC溫度采集電路，用于采集設備內的溫度，并將采集的溫度傳輸給所述微處理器電路；所述IIC存儲電路，用于接收微處理器電路分析好的溫度采集數據進行存儲、對設備進行溫度的校準及溫度校準數據的備份；所述SD卡存儲電路，用于接收微處理器電路將分析、處理、計算的溫度數據、并將溫度數據以文件的形式存儲；所述實時時鐘電路，用于為校準系統提供一個持續可靠的時間數據、為文件系統提供一個正確的時間截；所述通信電路，用于支持校準系統與上位機數據通信，利用數據通信線路為校準系統進行外接電源供電；電源電路，用于為校準系統提供持續、穩定、可靠的電能；微處理器電路，用于對接收的溫度數據進行分析、處理、計算，將處理過的溫度數據發送給Iic存儲電路、SD卡存儲電路進行數據存儲，并且可以通過通信電路對上位機進行數據傳輸。
[0008]本實用新型的進一步技術方案是:所述ADC溫度采集電路包括溫度采集單元，所述溫度采集單元包括控制芯片U1、溫度采集探頭PR1、溫度采集探頭PR2、溫度采集探頭PR3、溫度采集探頭PR4、電容Cl、電解電容C3、電解電容C4、電容C5及電阻R3，所述控制芯片Ul的AVDD腳分別連接電源DVCC及所述電容C3的一端，所述控制芯片Ul的DVDD腳分別連接所述電源DVCC及所述電容C5的一端，所述控制芯片Ul的AIN0/IEXC腳連接所述溫度采集探頭PR2的一端，所述溫度采集探頭PR2的另一端連接所述控制芯片Ul的AINl/IEXC腳，所述溫度采集探頭PRl的一端連接所述控制芯片Ul的AIN2/IEXC/GP102腳，所述溫度采集探頭PRl的另一端連接所述控制芯片Ul的AIN3/IEXC/GP103腳，所述溫度采集探頭PR3的一端連接所述控制芯片Ul的AIN4/IEXC/GP104腳，所述溫度采集探頭PR3的另一端連接所述控制芯片Ul的AIN5/IEXC/GP105腳，所述溫度采集探頭PR4的一端連接所述控制芯片Ul的AIN6/IEXC/GP106腳，所述溫度采集探頭PR4的另一端連接所述控制芯片Ul的AIN7/IEXC/GP107腳，所述電解電容Cl與所述電阻R3并聯后一端連接所述控制芯片Ul的REFNl腳及接地，所述電解電容Cl與所述電阻R3并聯后另一端與所述控制芯片Ul的 REFPl 分別連接所述控制芯片 Ul 的 AIN1/IEXC、AIN3/IEXC/GP103、AIN5/IEXC/GP105 及AIN7/IEXC/GP107腳，所述控制芯片Ul的VREFOUT腳經所述電解電容C4接地，所述控制芯片Ul的START腳接電源DVCC，所述控制芯片Ul的CS、VREFCOM、CLK、DGND, AVSS腳及電容C5、電容C3的另一端接地。
[0009]本實用新型的進一步技術方案是:所述溫度采集單元為四個。
[0010]本實用新型的進一步技術方案是:所述IIC存儲電路包括IIC存儲單元，所述IIC存儲單元包括存儲芯片U9、電容C43及貼片排阻R2，所述存儲芯片U9的VCC腳分別連接電源DVCC及所述電容C43的一端，所述存儲芯片U9的WP腳連接所述貼片排阻R2的第七腳，所述存儲芯片U9的SCL腳連接所述貼片排阻R2的第六腳，所述存儲芯片U9的SDA腳連接所述貼片排阻R2的第五腳，所述貼片排阻R2的第一、二、三、四腳分別連接電源DVCC，所述存儲芯片U9的NC、Al、A2、GND腳及電容C43的另一端接地。
[0011]本實用新型的進一步技術方案是:所述IIC存儲單元為兩個。
[0012]本實用新型的進一步技術方案是:所述SD卡存儲電路包括SD卡座Ull及電容C23，所述SD卡座Ull的VDD腳分別連接電源DVCC及電容C23的一端，所述SD卡座Ull的CS、VSS腳及電容C23的另一端接地。
[0013]本實用新型的進一步技術方案是:所述實時時鐘電路包括時鐘芯片U12、晶振X2、電解電容C12、電阻R28及電阻R29，所述時鐘芯片U12的OSCl腳連接所述晶振X2的一端，所述時鐘芯片U12的OSC2腳連接所輸送晶振X2的另一端，所述時鐘芯片U12的VVD腳分別連接電源DVCC及電解電容的正極，所述時鐘芯片U12的SCL腳經所述電阻R28連接所述電源DVCC，所述時鐘芯片U12的SDA腳經所述電阻R29連接所述電源DVCC，所述電解電容的負極及時鐘芯片U12的VSS腳接地。
[0014]本實用新型的進一步技術方案是:所述微處理器電路包括主控芯片U4、晶振X1、電容C41、電容C15、發光二極管D1、發光二極管D2、發光二極管D3及貼片排阻R16，所述主控芯片U4的XIN腳連接所述晶振Xl的一端，所述主控芯片U4的XOUT/TCLK腳連接所述晶振Xl另一端，所述主控芯片U4的DVcc分別連接電源DVCC及所述電容C41的一端，所述主控芯片U4的P5.1/SIM01腳經所述發光二極管Dl連接所述貼片排阻R16的第五腳，所述主控芯片U4的P5.0/STE1腳經所述發光二極管D2連接所述貼片排阻R16的第六腳，所述主控芯片U4的P4.7/TBCLK腳經所述發光二極管D3連接所述貼片排阻R16的第七腳，所述貼片排阻R16的第一、二、三、四腳及主控芯片U4的VeREF+腳連接所述電源DVCC，所述主控芯片U4的VREF-/VeREF-、DVss, AVss腳及電容C41、C15的另一端接地。
[0015]本實用新型的進一步技術方案是:所述通信電路包括通信單元、轉接單元及接線端子JI，所述通信單元連接所述接線端子JI雙向通信，所述轉接單元電性連接所述接線端子Jl，所述通信單元電性連接所述轉接單元；所述通信單元包括通信芯片U14、發光二極管D4、發光二極管D5、電阻R19、電阻20、及電容C2、所述通信芯片U14的IA腳經所述發光二極管D4連接電阻R20的一端，所述通信芯片U14的2Y腳經所述發光二極管D5連接電阻R19的一端，所述通信單元U14的VCC腳將電容C2接地，所述電阻R19、R20的另一端連接電源DVCCo
[0016]本實用新型的進一步技術方案是:所述轉接單元包括電池BT1、芯片U13、開關S1、電感L1、芯片U3、電容C17、電容C18、電容C19、芯片U5、電解電容C22及電容C28，所述電池正極連接所述芯片U13的第二腳，所述芯片U13的第三腳連接開關SI的一端，所述開關SI的另一端分別連接所述電感一端及芯片U4的VIN、EN腳，所述電感LI的另一端連接所述芯片U3的L腳，所述芯片U3的V0UT、FB腳分別連接所述電容C17、C18、C19的一端及芯片U5的IN腳，所述芯片U5的OUT腳分別連接電源DVCC及所述電解電容C22的正極、電容C28的一端，所述電池BTl的負極、芯片U3的GND腳、電容C17、C18、C19的另一端、芯片U5的EN、GND腳、電解電容C22的負極及電容C28的另一端。
[0017]本實用新型的有益效果是:采用耐高溫存儲卡，使溫度探頭和數據采集融于測試板一體。使數據采集過程中，脫離上位機的干預，同時也克服了數據傳輸線干擾儀器運行或測量結果的影響；克服了數據采集過程中數據引線引起的設備不能正常運行或測量誤差的影響。本實用新型采用耐高溫存儲卡技術，將采集的數據優先存儲在存儲卡內，數據采集完成后再讀取數據的方式，克服了數據采集過程中數據引線引起的設備不能正常運行或測量誤差的影響，使PCR儀溫度參數的量值溯源更加準確可靠。

【專利附圖】

【附圖說明】
[0018]圖1是本實用新型實施例提供的聚合酶鏈式反應基因擴展儀的校準系統的結構框圖；
[0019]圖2是本實用新型實施例提供的微處理器電路結構圖；
[0020]圖3是本實用新型實施例提供的ADC溫度采集電路結構圖；
[0021]圖4是本實用新型實施例提供的IIC存儲電路結構圖；
[0022]圖5是本實用新型實施例提供的SD卡存儲電路結構圖；
[0023]圖6是本實用新型實施例提供的實時時鐘電路結構圖；
[0024]圖7是本實用新型實施例提供的通信單元結構圖；
[0025]圖8是本實用新型實施例提供的轉接單元結構圖；
[0026]圖9是本實用新型實施例提供的指示燈電路結構圖；
[0027]圖10是本實用新型實施例提供的接線端子結構圖。

【具體實施方式】
[0028]附圖標記:1-微處理器電路2-實時時鐘電路3- SD卡存儲電路4_ IIC存儲電路5- ADC溫度米集電路6-通彳目電路7-電源電路
[0029]圖1示出了本實用新型提供的聚合酶鏈式反應基因擴展儀的校準系統，該校準系統包括ADC溫度采集電路5、IIC存儲電路4、SD卡存儲電路3、實時時鐘電路2、電源電路7、通信電路6及微處理器電路1，所述ADC溫度采集電路5輸出端連接所述微處理器電路I輸入端，所述實時時鐘電路2輸出端連接所述微處理器電路I輸入端，所述微處理器電路I分別連接所述IIC存儲電路4及SD卡存儲電路3，所述微處理器電路I連接所述通信電路6雙向通信，所述通信電路6分別與所述ADC溫度采集電路5、IIC存儲電路4、SD卡存儲電路3、實時時鐘電路2及微處理器電路I電性連接，所述SD卡存儲電路3中采用耐高溫的SD卡，所述電源電路7分別電性連接所述ADC溫度采集電路5、IIC存儲電路4、SD卡存儲電路3、實時時鐘電路2、通信電路6及微處理器電路I ;所述ADC溫度采集電路5，用于采集設備內的溫度，并將采集的溫度傳輸給所述微處理器電路I ;所述IIC存儲電路4，用于接收微處理器電路I分析好的溫度采集數據進行存儲、對設備進行溫度的校準及溫度校準數據的備份；所述SD卡存儲電路3，用于接收微處理器電路將分析、處理、計算的溫度數據、并將溫度數據以文件的形式存儲；所述實時時鐘電路2，用于為校準系統提供一個持續可靠的時間數據、為文件系統提供一個正確的時間截；所述通信電路6，用于支持校準系統與上位機數據通信，利用數據通信線路為校準系統進行外接電源供電；電源電路7，用于為校準系統提供持續、穩定、可靠的電能；微處理器電路1，用于對接收的溫度數據進行分析、處理、計算，將處理過的溫度數據發送給IIC存儲電路4、SD卡存儲電路3進行數據存儲，并且可以通過通信電路6對上位機進行數據傳輸。采用耐高溫存儲卡，使溫度探頭和數據采集融于測試板一體。使數據采集過程中，脫離上位機的干預，同時也克服了數據傳輸線干擾儀器運行或測量結果的影響；克服了數據采集過程中數據引線引起的設備不能正常運行或測量誤差的影響。
[0030]所述ADC溫度采集電路5包括溫度采集單元，所述溫度采集單元包括控制芯片Ul、溫度采集探頭PRl、溫度采集探頭PR2、溫度采集探頭PR3、溫度采集探頭PR4、電容Cl、電解電容C3、電解電容C4、電容C5及電阻R3，所述控制芯片Ul的AVDD腳分別連接電源DVCC及所述電容C3的一端，所述控制芯片Ul的DVDD腳分別連接所述電源DVCC及所述電容C5的一端，所述控制芯片Ul的AIN0/IEXC腳連接所述溫度采集探頭PR2的一端，所述溫度采集探頭PR2的另一端連接所述控制芯片Ul的AIN1/IEXC腳，所述溫度采集探頭PRl的一端連接所述控制芯片Ul的AIN2/IEXC/GP102腳，所述溫度采集探頭PRl的另一端連接所述控制芯片Ul的AIN3/IEXC/GP103腳，所述溫度采集探頭PR3的一端連接所述控制芯片Ul的AIN4/IEXC/GP104腳，所述溫度采集探頭PR3的另一端連接所述控制芯片Ul的AIN5/IEXC/GP105腳，所述溫度采集探頭PR4的一端連接所述控制芯片Ul的AIN6/IEXC/GP106腳，所述溫度采集探頭PR4的另一端連接所述控制芯片Ul的AIN7/IEXC/GP107腳，所述電解電容Cl與所述電阻R3并聯后一端連接所述控制芯片Ul的REFNl腳及接地，所述電解電容Cl與所述電阻R3并聯后另一端與所述控制芯片Ul的REFPl分別連接所述控制芯片Ul的AIN1/IEXC、AIN3/IEXC/GP103、AIN5/IEXC/GP105 及 AIN7/IEXC/GP107 腳，所述控制芯片 Ul的VREFOUT腳經所述電解電容C4接地，所述控制芯片Ul的START腳接電源DVCC，所述控制芯片Ul的CS、VREFCOM, CLK、DGND, AVSS腳及電容C5、電容C3的另一端接地。
[0031]所述溫度采集單元為四個。
[0032]所述IIC存儲電路4包括IIC存儲單元，所述IIC存儲單元包括存儲芯片U9、電容C43及貼片排阻R2，所述存儲芯片U9的VCC腳分別連接電源DVCC及所述電容C43的一端，所述存儲芯片U9的WP腳連接所述貼片排阻R2的第七腳，所述存儲芯片U9的SCL腳連接所述貼片排阻R2的第六腳，所述存儲芯片U9的SDA腳連接所述貼片排阻R2的第五腳，所述貼片排阻R2的第一、二、三、四腳分別連接電源DVCC，所述存儲芯片U9的NC、A1、A2、GND腳及電容C43的另一端接地。
[0033]所述IIC存儲單元為兩個。
[0034]所述SD卡存儲電路3包括SD卡座Ul I及電容C23，所述SD卡座Ul I的VDD腳分別連接電源DVCC及電容C23的一端，所述SD卡座Ull的CS、VSS腳及電容C23的另一端接地。
[0035]所述實時時鐘電路2包括時鐘芯片U12、晶振X2、電解電容C12、電阻R28及電阻R29，所述時鐘芯片U12的OSCl腳連接所述晶振X2的一端，所述時鐘芯片U12的0SC2腳連接所輸送晶振X2的另一端，所述時鐘芯片U12的VVD腳分別連接電源DVCC及電解電容的正極，所述時鐘芯片U12的SCL腳經所述電阻R28連接所述電源DVCC，所述時鐘芯片U12的SDA腳經所述電阻R29連接所述電源DVCC，所述電解電容的負極及時鐘芯片U12的VSS腳接地。
[0036]所述微處理器電路I包括主控芯片U4、晶振X1、電容C41、電容C15、發光二極管D1、發光二極管D2、發光二極管D3及貼片排阻R16，所述主控芯片U4的XIN腳連接所述晶振Xl的一端，所述主控芯片U4的X0UT/TCLK腳連接所述晶振Xl另一端，所述主控芯片U4的DVcc分別連接電源DVCC及所述電容C41的一端，所述主控芯片U4的P5.1/SM01腳經所述發光二極管Dl連接所述貼片排阻R16的第五腳，所述主控芯片U4的P5.0/STE1腳經所述發光二極管D2連接所述貼片排阻R16的第六腳，所述主控芯片U4的P4.7/TBCLK腳經所述發光二極管D3連接所述貼片排阻R16的第七腳，所述貼片排阻R16的第一、二、三、四腳及主控芯片U4的VeREF+腳連接所述電源DVCC，所述主控芯片U4的VREF_/VeREF_、DVss,AVss腳及電容C41、C15的另一端接地。
[0037]所述通信電路6包括通信單元、轉接單元及接線端子J1，所述通信單元連接所述接線端子JI雙向通信，所述轉接單元電性連接所述接線端子JI，所述通信單元電性連接所述轉接單元；所述通信單元包括通信芯片U14、發光二極管D4、發光二極管D5、電阻R19、電阻20、及電容C2、所述通信芯片U14的IA腳經所述發光二極管D4連接電阻R20的一端，所述通信芯片U14的2Y腳經所述發光二極管D5連接電阻R19的一端，所述通信單元U14的VCC腳將電容C2接地，所述電阻R19、R20的另一端連接電源DVCC。
[0038]所述轉接單元包括電池BT1、芯片U13、開關S1、電感L1、芯片U3、電容C17、電容C18、電容C19、芯片U5、電解電容C22及電容C28，所述電池正極連接所述芯片U13的第二腳，所述芯片U13的第三腳連接開關SI的一端，所述開關SI的另一端分別連接所述電感一端及芯片U4的VIN、EN腳，所述電感LI的另一端連接所述芯片U3的L腳，所述芯片U3的VOUT.FB腳分別連接所述電容C17、C18、C19的一端及芯片U5的IN腳，所述芯片U5的OUT腳分別連接電源DVCC及所述電解電容C22的正極、電容C28的一端，所述電池BTl的負極、芯片U3的GND腳、電容C17、C18、C19的另一端、芯片U5的EN、GND腳、電解電容C22的負極及電容C28的另一端。
[0039]指示燈電路包括發光二極管D6及電阻R18，電阻R18的一端連接電源DVCC，電阻R18的另一端經發光二極管D6接地。
[0040]接線端子J2的各個接線腳按標示與各個端點連接。
[0041]以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。
【權利要求】
1.一種聚合酶鏈式反應基因擴展儀的校準系統，其特征在于，該校準系統包括ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路、電源電路、通信電路及微處理器電路，所述ADC溫度采集電路輸出端連接所述微處理器電路輸入端，所述實時時鐘電路輸出端連接所述微處理器電路輸入端，所述微處理器電路分別連接所述IIC存儲電路及SD卡存儲電路，所述微處理器電路連接所述通信電路雙向通信，所述通信電路分別與所述ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路及微處理器電路電性連接，所述SD卡存儲電路中采用耐高溫的SD卡，所述電源電路分別電性連接所述ADC溫度采集電路、IIC存儲電路、SD卡存儲電路、實時時鐘電路、通信電路及微處理器電路；所述ADC溫度采集電路，用于采集設備內的溫度，并將采集的溫度傳輸給所述微處理器電路；所述IIC存儲電路，用于接收微處理器電路分析好的溫度采集數據進行存儲、對設備進行溫度的校準及溫度校準數據的備份；所述SD卡存儲電路，用于接收微處理器電路將分析、處理、計算的溫度數據、并將溫度數據以文件的形式存儲；所述實時時鐘電路，用于為校準系統提供一個持續可靠的時間數據、為文件系統提供一個正確的時間截；所述通信電路，用于支持校準系統與上位機數據通信，利用數據通信線路為校準系統進行外接電源供電；電源電路，用于為校準系統提供持續、穩定、可靠的電能；微處理器電路，用于對接收的溫度數據進行分析、處理、計算，將處理過的溫度數據發送給IIC存儲電路、SD卡存儲電路進行數據存儲，并且可以通過通信電路對上位機進行數據傳輸。
2.根據權利要求1所述的校準系統，其特征在于，所述ADC溫度采集電路包括溫度采集單元，所述溫度采集單元包括控制芯片U1、溫度采集探頭PR1、溫度采集探頭PR2、溫度采集探頭PR3、溫度采集探頭PR4、電容C1、電解電容C3、電解電容C4、電容C5及電阻R3，所述控制芯片U1的AVDD腳分別連接電源DVCC及所述電容C3的一端，所述控制芯片U1的DVDD腳分別連接所述電源DVCC及所述電容C5的一端，所述控制芯片U1的AINO/IEXC腳連接所述溫度采集探頭PR2的一端，所述溫度采集探頭PR2的另一端連接所述控制芯片U1的AIN1/IEXC腳，所述溫度采集探頭PR1的一端連接所述控制芯片U1的AIN2/IEXC/GP102腳，所述溫度采集探頭PR1的另一端連接所述控制芯片U1的AIN3/IEXC/GP103腳，所述溫度采集探頭PR3的一端連接所述控制芯片U1的AIN4/IEXC/GP104腳，所述溫度采集探頭PR3的另一端連接所述控制芯片U1的AIN5/IEXC/GP105腳，所述溫度采集探頭PR4的一端連接所述控制芯片U1的AIN6/IEXC/GP106腳，所述溫度采集探頭PR4的另一端連接所述控制芯片U1的AIN7/IEXC/GP107腳，所述電解電容C1與所述電阻R3并聯后一端連接所述控制芯片U1的REFN1腳及接地，所述電解電容C1與所述電阻R3并聯后另一端與所述控制芯片U1的 REFP1 分別連接所述控制芯片 U1 的 AIN1/IEXC、AIN3/IEXC/GP103、AIN5/IEXC/GP105 及AIN7/IEXC/GP107腳，所述控制芯片U1的VREFOUT腳經所述電解電容C4接地，所述控制芯片U1的START腳接電源DVCC，所述控制芯片U1的CS、VREFCOM、CLK、DGND、AVSS腳及電容C5、電容C3的另一端接地。
3.根據權利要求2所述的校準系統，其特征在于，所述溫度采集單元為四個。
4.根據權利要求2所述的校準系統，其特征在于，所述IIC存儲電路包括IIC存儲單元，所述IIC存儲單元包括存儲芯片U9、電容C43及貼片排阻R2，所述存儲芯片U9的VCC腳分別連接電源DVCC及所述電容C43的一端，所述存儲芯片U9的WP腳連接所述貼片排阻R2的第七腳，所述存儲芯片U9的SCL腳連接所述貼片排阻R2的第六腳，所述存儲芯片U9的SDA腳連接所述貼片排阻R2的第五腳，所述貼片排阻R2的第一、二、三、四腳分別連接電源DVCC，所述存儲芯片U9的NC、Al、A2、GND腳及電容C43的另一端接地。
5.根據權利要求4所述的校準系統，其特征在于，所述IIC存儲單元為兩個。
6.根據權利要求1所述的校準系統，其特征在于，所述SD卡存儲電路包括SD卡座U11及電容C23，所述SD卡座Ul 1的VDD腳分別連接電源DVCC及電容C23的一端，所述SD卡座U11的CS、VSS腳及電容C23的另一端接地。
7.根據權利要求1所述的校準系統，其特征在于，所述實時時鐘電路包括時鐘芯片U12、晶振X2、電解電容C12、電阻R28及電阻R29，所述時鐘芯片U12的0SC1腳連接所述晶振X2的一端，所述時鐘芯片U12的0SC2腳連接所輸送晶振X2的另一端，所述時鐘芯片U12的VVD腳分別連接電源DVCC及電解電容的正極，所述時鐘芯片U12的SCL腳經所述電阻R28連接所述電源DVCC，所述時鐘芯片U12的SDA腳經所述電阻R29連接所述電源DVCC，所述電解電容的負極及時鐘芯片U12的VSS腳接地。
8.根據權利要求1所述的校準系統，其特征在于，所述微處理器電路包括主控芯片U4、晶振X1、電容C41、電容C15、發光二極管D1、發光二極管D2、發光二極管D3及貼片排阻R16，所述主控芯片U4的XIN腳連接所述晶振XI的一端，所述主控芯片U4的XOUT/TCLK腳連接所述晶振XI另一端，所述主控芯片U4的DVcc分別連接電源DVCC及所述電容C41的一端，所述主控芯片U4的P5.1/SIM01腳經所述發光二極管D1連接所述貼片排阻R16的第五腳，所述主控芯片U4的P5.0/STE1腳經所述發光二極管D2連接所述貼片排阻R16的第六腳，所述主控芯片U4的P4.7/TBCLK腳經所述發光二極管D3連接所述貼片排阻R16的第七腳，所述貼片排阻R16的第一、二、三、四腳及主控芯片U4的VeREF+腳連接所述電源DVCC，所述主控芯片U4的VREF-/VeREF-、DVss、AVss腳及電容C41、C15的另一端接地。
9.根據權利要求1所述的校準系統，其特征在于，所述通信電路包括通信單元、轉接單元及接線端子J1，所述通信單元連接所述接線端子J1雙向通信，所述轉接單元電性連接所述接線端子J1，所述通信單元電性連接所述轉接單元；所述通信單元包括通信芯片U14、發光二極管D4、發光二極管D5、電阻R19、電阻20、及電容C2、所述通信芯片U14的1A腳經所述發光二極管D4連接電阻R20的一端，所述通信芯片U14的2Y腳經所述發光二極管D5連接電阻R19的一端，所述通信單元U14的VCC腳將電容C2接地，所述電阻R19、R20的另一端連接電源DVCC。
10.根據權利要求9所述的校準系統，其特征在于，所述轉接單元包括電池BT1、芯片U13、開關S1、電感L1、芯片U3、電容C17、電容C18、電容C19、芯片U5、電解電容C22及電容C28，所述電池正極連接所述芯片U13的第二腳，所述芯片U13的第三腳連接開關S1的一端，所述開關S1的另一端分別連接所述電感一端及芯片U4的VIN、EN腳，所述電感L1的另一端連接所述芯片U3的L腳，所述芯片U3的VOUT、FB腳分別連接所述電容C17、C18、C19的一端及芯片U5的IN腳，所述芯片U5的OUT腳分別連接電源DVCC及所述電解電容C22的正極、電容C28的一端，所述電池BT1的負極、芯片U3的GND腳、電容C17、C18、C19的另一端、芯片U5的EN、GND腳、電解電容C22的負極及電容C28的另一端。
【文檔編號】G05B23/02GK204241952SQ201420663646
【公開日】2015年4月1日 申請日期:2014年11月7日 優先權日:2014年11月7日
【發明者】黃志凡, 李向召, 李名兆, 羅遠, 羅文懷, 曾宏勛 申請人:深圳市計量質量檢測研究院