專利名稱：形成基準電壓的方法及其結構的制作方法
技術領域：
本發明一般涉及電子設備，更具體地，涉及形成半導體器件和結構的方法。
背景技術：
過去，半導體行業利用各種方法和結構形成帶隙穩壓器。通常，這些帶隙穩壓器利用兩個不同尺寸的雙極型晶體管作為帶隙穩壓器的基礎。通常，電阻串聯連接在較大晶體管的發射極與電源之間。加在電阻上并且被電阻比放大的電壓作為穩定的帶隙基準電壓的一部分。在某些應用中，希望具有較低的功耗，因此，帶隙穩壓器工作在低電流狀態，例如，電流小于兩(2)微安。在低電流狀態下，在放大器輸入端產生的偏移電壓用作放大電阻上的電壓。這些偏移電壓導致不精確的基準電壓。通常，這些偏移導致至少正負百分之四(4％)的誤差。
在這些低電流狀態中，器件的漏電流相對于流過雙極型晶體管的電流占有更大的百分比，并增加了基準電壓的不精確性。這些漏電流通常造成大約百分之一或二(1％-2％)的額外的不精確性。
另外，低電流操作還降低了這些帶隙穩壓器的電源抑制比(PSRR)。在低電流狀態下，帶隙穩壓器的PSRR的極點移動到更低的頻率，導致噪聲更大的輸出電壓。
另一個問題是形成這些現有的帶隙穩壓器所需的面積。為了最小化功耗，不得不增加電阻的尺寸，從而增加帶隙穩壓器的成本。
因此，希望提供一種在低電流下工作以便實現低功耗、精度大于正或負百分之四(4％)、最小化漏電流的影響、具有改善的電源抑制比并且不采用消耗大量面積的更大的電阻值的帶隙穩壓器。

發明內容
根據本發明的一方面，提供一種形成基準電壓發生器的方法，包括形成在第一時間周期期間被使能以產生具有一個值的基準電壓，而在第二時間周期期間被禁止的帶隙電路。
根據本發明的又一方面，提供一種產生基準電壓的方法，包括以小于百分之百的占空比操作帶隙基準電路。
根據本發明的又一方面，提供一種基準電壓器件，包括具有輸出、第一輸入和第二輸入的可選擇基準放大器；具有第一電流載流電極的第一基準晶體管，該電極被連接成通過第一和第二串聯連接的電阻從可選擇基準放大器接收電流，其中第二串聯連接的電阻被連接成為可選擇基準放大器的第一輸入提供電壓；具有第一電流載流電極的第二基準晶體管，該電極被連接成通過第三串聯連接的電阻從可選擇基準放大器接收電流，其中第三串聯連接的電阻被連接成為可選擇基準放大器的第二輸入提供電壓；以及被連接成提供定時信號同時使能和禁止可選擇基準放大器的定時電路。


圖1示意性地示出了根據本發明的帶隙基準發生器的一部分的實施例；圖2示意性地示出了根據本發明的圖1的帶隙基準發生器的一部分的替代實施例的一部分；圖3示意性地示出了根據本發明的圖1的帶隙基準發生器的一部分的另一個替代實施例的一部分；圖4示意性地示出了根據本發明的圖1的帶隙基準發生器的一部分的實施例；以及圖5示意性地示出了根據本發明的半導體器件的放大的平面圖。
為了簡單和清楚地說明，在圖中的元件沒必要按比例，并且在不同圖中相同的參考數字表示相同的元件。另外，省略了公知步驟和元件的介紹和細節，以簡化說明。如在這里所用的，電流載流電極的意思是傳送通過器件的電流的器件的元件，例如，MOS晶體管的源極或漏極或者雙極型晶體管的發射極或集電極，控制電極的意思是控制流過器件的電流的器件的元件，例如，MOS晶體管的柵極或者雙極型晶體管的基極。
具體實施例方式
圖1示意性地示出了低功耗并且在基準輸出15產生精確的基準電壓的基準電壓發生器10的實施例的一部分。發生器10包括由發生器10以小于百分之百(100％)的占空比操作的可選擇的帶隙基準11。發生器10以發生器10的定時電路12確定的占空比選擇性地使能和禁止基準11。形成基準11，當基準11被使能時在輸出21產生帶隙輸出電壓。基準11還包括使能輸入19、基準單元33、可選擇的基準放大器36、基準比較器37、禁止晶體管39、反相器38和電壓有效輸出22。當使能基準11時，所形成的基準11在大電流狀態和高功耗狀態下工作，而當禁止或未使能基準11時，基準11為低電流消耗。當使能時基準11在大電流狀態下工作消除了低電流偏置的影響并有助于在輸出15上提供精確的基準電壓，而在低占空比下操作基準11降低了發生器10的功耗。通常，當基準11使能時，基準11具有至少30微安的電流消耗。放大器36在放大器36的使能輸入35上從輸入19接收定時信號或使能信號。當使能輸入35為低時，禁止放大器36，而當輸入35為高時，使能放大器36。正如本領域所公知的，放大器具有為放大器內部偏置晶體管的電流源。通過分別禁止或使能放大器36內部的電流源來禁止或使能可選擇的放大器36。禁止電流源防止放大器36操作和為連接到放大器36的輸出的任何負載提供除漏電流之外的電流。
發生器10還包括存儲元件13、存儲開關或晶體管14和放大器16。存儲晶體管14用來選擇性地將輸出21連接到元件13，以便在使能基準11時將帶隙輸出電壓的值存儲在元件13中。當禁止基準11時，存儲在元件13上的電壓用來保持輸出15上的基準電壓。放大器16接收存儲在元件13上的電壓，并用基準電壓的值驅動輸出15，以便在輸出15上產生基準電壓值。放大器16最好具有高輸入阻抗，以便保持存儲在元件13上的電壓。輸入阻抗通常至少為大約100GΩ。在優選實施例中，放大器16為用MOS晶體管形成的增益大致為一的電壓跟隨器，從而在輸出15上的基準電壓的值基本等于元件13上的電壓的值。
在優選實施例中，所形成的基準單元33包括第一基準晶體管32和第二基準晶體管34。晶體管32通過串聯連接的電阻27和28連接到輸出21。在電阻27和28的連接點形成節點29。晶體管34通過串聯連接的電阻31連接到輸出21。在電阻31與晶體管34之間的連接形成節點30。正如本領域所公知的，所形成的晶體管32和34具有不同的尺寸，晶體管32大于晶體管34，如用晶體管符號所表示的。本領域的技術人員應當理解，單元33是帶隙單元的簡化表示，并且單元33包括帶隙基準的其它公知元件。
形成定時電路12以產生加到使能輸入19的定時信號或使能信號。定時電路12通常形成周期性產生的具有對稱波形的脈沖形式的使能信號。占空比小于百分之百(100％)，并且通常小于百分之五十(50％)。在優選實施例中，占空比小于大約百分之三(3％)。
當在輸入19上的使能信號變高時，放大器36允許為晶體管32和34以及相應的電阻27、28和31提供電流。在輸入19上的高使能信號還禁止晶體管39，以利于電流從放大器36的輸出流出。當來自放大器36的電流流過晶體管32和24，并且流過電阻27、28和31時，在電阻28上形成大致等于晶體管32和34的基極-發射極電壓差的電壓。該電壓通常稱作ΔVbe電壓。基準放大器36補償節點29和30的電壓，允許放大器36放大ΔVbe電壓，以便在輸出21上形成帶隙輸出電壓。在節點30上形成的電壓是稱作Vbe電壓的內部電壓。基準比較器37比較帶隙輸出電壓的值與在節點30上的Vbe電壓或內部電壓的值，以便在輸出22形成控制信號或電壓有效信號。電壓有效信號表示輸出電壓與內部電壓之間的差。所形成的比較器37的反相輸入具有偏移電壓，以便當禁止放大器36時能夠正確操作。因此，輸出電壓的值必須大于內部電壓加上偏移電壓的值，以便使電壓有效信號為高。當在輸入19上的使能信號為高時，在輸出21上的帶隙輸出電壓的值大于在節點30上的內部電壓加上比較器37的內部偏移電壓的值，因此，比較器37驅動電壓有效信號為高。高電壓有效信號允許晶體管14將帶隙輸出電壓的值耦合到元件13，用來存儲。
當使能信號變低時，禁止基準11和放大器36，只有漏電流從放大器36流過電阻27、28和31，并且流過晶體管32和34。在輸入19上的低使能信號還通過反相器38使能晶體管39，將放大器36的輸出拉到返回路徑18的電平或較低的值。比較器37的非反相輸入端從放大器36的輸出接收電平。由于來自放大器36的漏電流，在節點30上有非常小的電壓。該小電壓施加到比較器37的反相輸入。由于在比較器37的反相輸入端上的偏移電壓，在節點30上的該小電壓不會觸發比較器37。選擇偏移電壓的值以保證漏電流不能觸發比較器37。在優選實施例中，偏移電壓大約為100mV。因此，比較器37驅動電壓有效信號為低，表示在輸出21上的輸出電壓無效，并且不應當使用。低電平的電壓有效信號禁止晶體管14，并且元件13與輸出21斷開，從而保持存儲在元件13中的電壓值。應當注意，當比較器37接收到的輸入電壓接近返回路徑18的值時，比較器37不得不工作，如上面的說明中所看到的。以這種電壓工作的設計對于本領域的技術人員是公知的。
為了利于該操作，放大器36的輸出連接到電阻27的第一端和電阻31的第一端。電阻27的第二端連接到節點29和電阻28的第一端。晶體管32的發射極連接到電阻28的第二端。晶體管32的集電極和基極連接到電壓返回路徑18。電阻31的第二端連接到節點30和晶體管34的發射極。晶體管34的基極和集電極連接到返回路徑18。放大器36的非反相輸入端連接到節點30，反相輸入端連接到節點29，同時輸出連接到輸出21和比較器37的非反相輸入端。放大器36的使能輸入35連接到輸入19。比較器37的反相輸入連接到節點30，同時比較器37的輸出連接到輸出22。晶體管39的源極連接到返回路徑18，漏極連接到比較器37的非反相輸入端，柵極連接到反相器38的輸出。反相器38的輸入連接到輸入19。晶體管14的漏極連接到輸出21，源極連接到放大器16的非反相輸入端和元件13的第一端。晶體管14的柵極連接到輸出22和定時電路12。元件13的第二端連接到返回路徑18。放大器16的非反相輸入端連接到放大器16的輸出并連接到15。定時電路12的輸出連接到輸入19。本領域的技術人員應當理解，放大器36、比較器37和反相器38從輸入17和返回路徑18接收工作電源。
在基準11中使用的特定帶隙單元可以是許多不同的公知帶隙設計中的任何一個。在圖2和圖3中示出了兩個這種設計。
圖2示意性地示出了在圖1的介紹中說明的基準11的替代實施例的帶隙基準80的一部分。基準80包括在圖1的介紹中說明的單元33的替代實施例的帶隙單元81。當禁止放大器36時，用禁止晶體管82將放大器36的輸出連接到輸入17。單元81及其操作對于本領域的技術人員是公知的。在某些實施例中，單元81用作圖1的發生器10中的單元33。
圖3示意性地示出了是在圖1的介紹中說明的基準11的替代實施例的帶隙基準85的一部分。基準85包括在圖1的介紹中說明的單元33的替代實施例的帶隙單元86。當禁止放大器36時，用禁止晶體管87將放大器36的輸出連接到輸入17。單元86及其操作對于本領域的技術人員是公知的。在某些實施例中，單元86用作圖1的發生器10中的單元33。
圖4示意性地示出了在圖1的介紹中說明的定時電路12的優選實施例的定時電路70的一部分。電路12包括模擬張弛振蕩器41和用來形成加到輸入19的低占空比使能信號的模擬脈沖整形器42。形成電路70以提供低功耗和低電流消耗，以便最小化發生器10(參看圖1)消耗的功率。本領域的技術人員應當理解，可以采用數字實現或其它實現方式，只要能為發生器10提供低占空比的使能信號。但是，正如眾所周知的，由于與數字實現的功耗成分有關的各種頻率，所以電路70的模擬實現比數字實現提供更可控的功耗。電路70的基準電路68提供振蕩器41和整形器42使用的閾值電壓。電路68在輸出71上提供第一閾值電壓或低閾值電壓，在輸出72上提供第二閾值電壓或高閾值電壓。
振蕩器41包括分別以完全受控的速度充電和放電電容51的電流源48和電流源49，形成振蕩器41的振蕩頻率。整形器42包括由振蕩器41的脈沖充電的電容59、以完全受控的速度充電電容59的電流源58以及分別用來充電和放電電容59的開關晶體管61和62。通常，振蕩器41以預定的頻率運行，并在每個振蕩周期期間產生窄脈沖。每個脈沖增加在整形器42中的電容59上的電荷。當在電容59上存儲的電壓達到某個電壓時，整形器42產生用來形成加到輸入19的使能信號的脈沖。
假設RS觸發器47置位，并且晶體管53禁止。電流源48以完全受控的速度充電電容51。當電容51上的電壓達到高閾值時，比較器52的輸出變高，驅動節點50變高。在節點50上的高電平允許晶體管61充電電容59。注意，節點64為低，反相器66的輸出為高，因此，來自節點50的高電平加到觸發器47。節點50上的高電平還通過門44和46復位觸發器47，驅動觸發器47的Q(Q bar)輸出變高，允許晶體管53放電電容51。當電容51放電到高閾值時，節點50變低，禁止晶體管61，停止充電電容59。從節點50經過門44和46、經過觸發器47和經過比較器52的延遲設置允許晶體管61充電電容59的時間量。該延遲通常與振蕩器41的周期相比非常小，因此，在振蕩器41的每個脈沖期間非常少量的電荷加到電容59上。振蕩器41繼續振蕩，直到電容59充電到至少等于輸出72上的高閾值的電壓值。該電壓值由比較器63接收，驅動比較器63的輸出和節點64變高。注意，此時由于振蕩器41處于將另一些電荷加到電容59的過程中，所以節點50也為高。節點64和50上的高電平允許AND門69產生使能信號到輸入19。同時，在節點64上的高電平使反相器66的輸出變低并禁止門44，從而防止節點50上的高電平復位觸發器47。電路70保持在這種狀態，直到從基準11收到電壓有效信號。在輸出22上的電壓有效信號復位觸發器65，使Q輸出變低，允許晶體管62放電電容59。當電容59上的電壓放電到低于高閾值時，比較器63的輸出變低，從輸入19去掉使能信號，還從門44去掉低電平，允許節點50上的高電平復位觸發器47。當在電容59上的電壓達到低閾值時，比較器74的輸出變高，置位觸發器65并禁止晶體管62，從而允許整形器42響應振蕩器41的操作重新開始充電電容59。形成的振蕩器41延遲直到收到電壓有效信號保證基準11的輸出達到有效工作值。在收到電壓有效信號之后延遲一個時間周期提供在去掉使能信號之前為充電元件13的時間。
在一個例子中，形成發生器10在輸出15上提供大約1.2V的基準電壓，并以2.2％的占空比工作。使能脈沖具有大約40μs的脈沖寬度和大約2ms的周期。當使能基準11時，經過電阻28的電流大約為5μA，發生器10相應的消耗大約30μA的電流。當禁止基準11時，發生器10大約消耗10nA的電流。發生器10總體平均消耗的電流為大約0.6μA。因此，基準11使用大電流流過晶體管32和34，以便形成可靠的基準電壓，并且當禁止時消耗少量電流，以便降低總體功耗。另外，在這些電流狀態下，發生器10的極點頻率大于1KHz，改善了發生器10的PSRR。
圖5示意性地示出了在半導體管芯76上形成的半導體器件75的實施例的一部分的放大平面圖。發生器10與利用發生器10產生的基準電壓的負載77一起形成在管芯76上。
綜上所述，顯然公開了一種新穎的器件和方法。在其它特征中包括形成電壓基準，以小于百分之百的占空比操作帶隙基準單元。形成電壓基準，當允許時，在大電流狀態下操作，最小化基準電壓的低電流影響。大電流消耗最小化漏電流的影響，還改善了電源抑制比。因此，低占空比操作減小了基準發生器的功耗并改善了基準電壓的精度。
雖然用特定的優選實施例介紹了本發明，但是許多替代和變型對于半導體領域的技術人員是顯然的。例如，通過各種脈沖發生器的實施可以形成使能信號。另外，帶隙單元可以使用許多不同實現中的任一種，當使能帶隙單元時形成基準電壓。
權利要求
1.一種形成基準電壓發生器的方法，包括形成在第一時間周期期間被使能以產生具有一個值的基準電壓，而在第二時間周期期間被禁止的帶隙電路。
2.根據權利要求1的方法，其中形成在第一時間周期期間被使能以產生具有所述值的基準電壓，而在第二時間周期期間被禁止的帶隙電路包括形成以小于百分之百的占空比工作的帶隙電路。
3.根據權利要求2的方法，其中形成以小于百分之百的占空比工作的帶隙電路包括形成以小于百分之五十的占空比工作的帶隙電路。
4.根據權利要求3的方法，其中形成以小于百分之五十的占空比工作的帶隙電路包括形成以小于百分之三的占空比工作的帶隙電路。
5.根據權利要求1的方法，其中形成能夠在第一時間周期期間產生基準電壓的帶隙電路包括形成在第二時間周期期間能夠產生具有小于基準電壓值的值的第二電壓的帶隙電路。
6.根據權利要求1的方法，其中形成在第一時間周期期間被使能以產生有值的基準電壓，而在第二時間周期期間被禁止的帶隙電路包括形成在第一時間周期期間使能帶隙電路的可選擇基準放大器，而在第二時間周期期間禁止可選擇基準放大器的帶隙電路。
7.根據權利要求1的方法，還包括形成存儲器件，該存儲器件被連接成在第一時間周期期間接收基準電壓，而在第二時間周期期間從帶隙電路分離。
8.根據權利要求7的方法，還包括形成放大器，該存儲器件被連接成在第一時間周期期間和第二時間周期期間從存儲器件接收基準電壓。
9.根據權利要求1的方法，其中形成在第一時間周期期間被使能以產生有值的基準電壓，而在第二時間周期期間被禁止的帶隙電路包括形成定時電路，產生具有占空比的脈沖。
10.一種產生基準電壓的方法，包括以小于百分之百的占空比操作帶隙基準電路。
11.根據權利要求10的方法，其中以占空比操作帶隙基準電路包括使能帶隙基準電路，在占空比的第一周期期間產生具有基準電壓值的第一電壓。
12.根據權利要求11的方法，還包括在占空比的第二周期期間禁止帶隙基準電路產生第一電壓。
13.根據權利要求12的方法，其中在占空比的第二周期期間禁止帶隙基準電路產生第一電壓包括在占空比的第二周期期間產生值小于基準電壓值的第二電壓。
14.根據權利要求11的方法，還包括在第一周期期間將帶隙基準電路連接到存儲元件并在存儲元件上存儲第一電壓，而在占空比的第二周期期間將存儲元件與帶隙基準電路斷開。
15.根據權利要求14的方法，其中在第一周期期間將帶隙基準電路連接到存儲元件包括將存儲元件連接到具有高輸入阻抗的放大器。
16.根據權利要求11的方法，其中在占空比的第一周期期間使能帶隙基準電路提供第一電壓包括在第一周期期間使能帶隙基準電路的可選擇基準放大器，而在第一周期結束之后禁止可選擇基準放大器。
17.根據權利要求10的方法，其中以小于百分之百的占空比操作帶隙基準電路包括產生具有不對稱波形的定時信號，并使用定時信號使能帶隙基準電路。
18.一種基準電壓器件，包括具有輸出、第一輸入和第二輸入的可選擇基準放大器；具有第一電流載流電極的第一基準晶體管，該電極被連接成通過第一和第二串聯連接的電阻從可選擇基準放大器接收電流，其中第二串聯連接的電阻被連接成為可選擇基準放大器的第一輸入提供電壓；具有第一電流載流電極的第二基準晶體管，該電極被連接成通過第三串聯連接的電阻從可選擇基準放大器接收電流，其中第三串聯連接的電阻被連接成為可選擇基準放大器的第二輸入提供電壓；以及被連接成提供定時信號同時使能和禁止可選擇基準放大器的定時電路。
19.根據權利要求18的基準電壓器件，還包括比較器，該比較器被連接成從可選擇基準放大器的輸出接收輸出電壓和從第二基準晶體管的第一電流載流電極接收內部電壓，并相應地產生表示輸出電壓與內部電壓之間的差的控制信號。
20.根據權利要求19的基準電壓器件，還包括根據控制信號接收輸出電壓并將輸出電壓傳送到存儲元件的晶體管。
全文摘要
以小于百分之百的占空比操作電壓發生器(10)的可選擇帶隙基準(11)。可選擇電壓基準(11)在使能時具有大電流消耗，在禁止時具有低電流消耗。當使能可選擇電壓基準(11)時，使能可選擇電壓基準(11)的輸出電壓存儲在存儲元件(13)中。高輸入阻抗放大器(16)接收存儲的電壓并產生基準電壓。
文檔編號G05F3/30GK1662863SQ03814160
公開日2005年8月31日 申請日期2003年4月18日 優先權日2003年4月18日
發明者保羅·米格里爾瓦卡 申請人:半導體元件工業有限責任公司