一種基于pci-e總線的北斗b碼授時同步裝置的制造方法
【技術領域】
[0001]本實用新型屬于授時技術領域，具體涉及一種利用北斗導航衛星接收標準衛星時間信息并通過PC1-E總線接口給計算機提供B碼授時的時間同步裝置。
【背景技術】
[0002]時間作為物質運動的一個基本物理參考量，在社會各個領域有著廣泛的應用，其中衛星導航、電力同步采樣系統往往對時間的精準度有很高的要求。傳統的授時方式是采用GPS衛星導航提供標準時間碼信息，通過嵌入式單片機解出時間信息并通過異步串行接口發送至電腦上位機。此授時方式的不足之處在于GPS導航衛星雖然精度高，但是其系統單一，可靠性不高，還存在授權問題，如果得不到授權會出現部分系統癱瘓的情況，并且采用異步串行接口與電腦相連，接口繁瑣，無法與電腦一體化。
[0003]與本實用新型專利最為接近的已有技術是中國科學院國家授時中心的劉軍良等于2009年在第十九界全國測控、計量、儀器儀表學術年會上提出的“基于PCI總線的GPS授時卡設計”，其技術方案如圖1所示:包括MPU微處理單元1、雙端口存儲器2、PCI接口 3、計算機4、GPS接收模塊5、鎖相環倍頻模塊6、CPLD可編程器件7。GPS接收模塊5輸出時間信號通過串口送至MPU微處理單元I進行時間信息處理，同時產生的10KPPS信號進入鎖相環倍頻模塊6，模塊6負責將10KPPS信號與GPS秒脈沖信號的上升沿不斷的對齊，并且輸出20MPPS信號作為CPLD可編程器件7的時鐘源。MPU微處理單元I將GPS接收模塊5接收的信號解調成UTC時間并轉化為北京時間，將北京時間信息傳輸至雙端口存儲器2，計算機4能夠隨時通過PCI接口 3讀取到當前北京時間。
[0004]該技術存在的問題是:并沒有解決GPS的授權安全問題；且PCI總線需要從芯片組中引出大量引腳，導致主板布線難度增大，與PC1-E相比其帶寬窄和傳輸速度慢，使得計算機逐漸淘汰PCI總線插槽。
【實用新型內容】
[0005]本實用新型的目的在于克服現有技術存在的問題，提供一種基于PC1-E總線的北斗B碼授時同步裝置。
[0006]為實現上述技術目的，達到上述技術效果，本實用新型通過以下技術方案實現:
[0007]一種基于PC1-E總線的北斗B碼授時同步裝置，該裝置包括北斗接收模塊、FPGA可編程邏輯器、PC1-E接口和計算機，所述北斗接收模塊連接并向FPGA可編程邏輯器傳輸GPRMC定位信息，所述FPGA可編程邏輯器通過PC1-E接口連接計算機，所述FPGA可編程邏輯器中虛擬出一 RAM存儲器，FPGA可編程邏輯器解調出的相應時區時間存入此虛擬的RAM存儲器中，并且通過相應的觸發信號觸發PC1-E接口中斷讀取此RAM存儲器中的時區時間給計算機。
[0008]進一步的，所述FPGA可編程邏輯器包括相互連接的衛星時間解碼模塊和主控制模塊，所述主控制模塊虛擬出一個雙口 RAM存儲器模塊，所述衛星時間解碼模塊接收GPRMC定位信息，解出UTC時間并轉化為北京時間寫入雙口 RAM存儲器模塊中；所述PC1-E接口包括PC1-E接口芯片、PC1-E總線和配置存儲器，所述PC1-E總線連接PC1-E接口芯片，所述PC1-E接口芯片連接配置存儲器，所述主控制模塊連接PC1-E接口芯片，主控制模塊發出PPS觸發信號觸發PC1-E接口芯片進入中斷程序，所述PC1-E接口芯片通過地址數據信號通路讀取雙口 RAM存儲器模塊里面的北京時間信息并通過PC1-E總線傳遞給計算機。
[0009]進一步的，所述北斗接收模塊采用N303北斗模塊。
[0010]進一步的，所述FPGA可編程邏輯器采用EP2C5T144C8N芯片。
[0011]進一步的，所述PC1-E接口芯片采用CH368芯片。
[0012]本實用新型的有益效果是:
[0013]本實用新型采用北斗衛星接收模塊，安全性高，PC1-E總線比PCI引腳少，板子布線簡易，且帶寬增大，傳輸速率提高，具有靈活的擴展性。
【附圖說明】
[0014]圖1是已有技術的結構示意框圖；
[0015]圖2是本實用新型的結構示意框圖；
[0016]圖3是圖2中FPGA可編程邏輯器內部結構示意框圖；
[0017]圖4是圖2中PC1-E接口 10的結構示意框圖；
[0018]圖5是FPGA可編程邏輯器與PC1-E接口內部連接結構框圖。
[0019]圖中標號說明:1、MPU微處理單元，2、雙端口存儲器，3、PCI接口，4、計算機，5、GPS接收模塊，6、鎖相環倍頻模塊，7、CPLD可編程器件，8、北斗接收模塊，9、FPGA可編程邏輯器，10、PC1-E接口，11、計算機，12、GPRMC定位信息，13、衛星時間解碼模塊，14、雙口 RAM存儲器模塊，15、主控制模塊，16、地址數據信號通路，17、PPS觸發信號，18、PC1-E接口芯片，
19、PC1-E總線，20、配置存儲器。
【具體實施方式】
[0020]下面將參考附圖并結合實施例，來詳細說明本實用新型。
[0021]參照圖2所示，一種基于PC1-E總線的北斗B碼授時同步裝置，該裝置包括北斗接收模塊8、FPGA可編程邏輯器9、PC1-E接口 10和計算機11，所述北斗接收模塊8連接并向FPGA可編程邏輯器9傳輸GPRMC定位信息12，所述FPGA可編程邏輯器9通過PC1-E接口10連接計算機11，所述FPGA可編程邏輯器9中虛擬出一 RAM存儲器，FPGA可編程邏輯器9解調出的相應時區時間存入此虛擬的RAM存儲器中，并且通過相應的觸發信號觸發PC1-E接口 10中斷讀取此RAM存儲器中的時區時間給計算機11。
[0022]參照圖3所示，所述FPGA可編程邏輯器9包括相互連接的衛星時間解碼模塊13和主控制模塊15，所述主控制模塊15虛擬出一個雙口 RAM存儲器模塊14，所述衛星時間解碼模塊13接收GPRMC定位信息12，解出UTC時間并轉化為北京時間寫入雙口 RAM存儲器模塊14中；
[0023]參照圖4所示，所述PC1-E接口 10包括PC1-E接口芯片18、PCI_E總線19和配置存儲器20，所述PC1-E總線19連接PC1-E接口芯片18，所述PC1-E接口芯片18連接配置存儲器20，剛上電時PC1-E接口芯片18讀取配置存儲器20里面的配置信息，主控制模塊15連接PC1-E接口芯片18，主控制模塊15發出PPS觸發信號17觸發PC1-E接口芯片18進入中斷程序，PC1-E接口芯片18通過地址數據信號通路16讀取雙口 RAM存儲器模塊14里面的北京時間信息并通過PC1-E總線19傳遞給計算機11。
[0024]所述北斗接收模塊8采用N303北斗模塊。
[0025]所述FPGA可編程邏輯器9采用EP2C5T144C8N芯片。
[0026]所述PC1-E接口芯片18采用CH368芯片。
[0027]本實用新型原理:北斗接收模塊8接收到衛星信號并將GPRMC定位信息12發送給FPGA可編程邏輯器9，FPGA可編程邏輯器9內部解出UTC時間變轉換為北京時間存入雙口RAM存儲器模塊14，FPGA可編程邏輯器9產生的PPS觸發信號17觸發PC1-E接口芯片18中斷讀取雙口 RAM存儲器模塊14中的北京時間給計算機11。
[0028]以上所述僅為本實用新型的優選實施例而已，并不用于限制本實用新型，對于本領域的技術人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
【主權項】
1.一種基于PC1-E總線的北斗B碼授時同步裝置，其特征在于，該裝置包括北斗接收模塊(8)、FPGA可編程邏輯器(9)、PC1-E接口(10)和計算機(11)，所述北斗接收模塊(8)連接并向FPGA可編程邏輯器(9)傳輸GPRMC定位信息(12)，所述FPGA可編程邏輯器(9)通過PC1-E接口( 10 )連接計算機(11)，所述FPGA可編程邏輯器(9 )中虛擬出一 RAM存儲器，FPGA可編程邏輯器(9)解調出的相應時區時間存入此虛擬的RAM存儲器中，并且通過相應的觸發信號觸發PC1-E接口( 10)中斷讀取此RAM存儲器中的時區時間給計算機(11)。
2.根據權利要求1所述的基于PC1-E總線的北斗B碼授時同步裝置，其特征在于，所述FPGA可編程邏輯器(9)包括相互連接的衛星時間解碼模塊(13)和主控制模塊(15)，所述主控制模塊(15)虛擬出一個雙口 RAM存儲器模塊(14)，所述衛星時間解碼模塊(13)接收GPRMC定位信息(12)，解出UTC時間并轉化為北京時間寫入雙口 RAM存儲器模塊(14)中； 所述PC1-E接口( 10)包括PC1-E接口芯片(18),PC1-E總線(19)和配置存儲器(20)，所述PC1-E總線(19)連接PC1-E接口芯片(18)，所述PC1-E接口芯片(18)連接配置存儲器(20 )，所述主控制模塊(15)連接PC1-E接口芯片(18 )，主控制模塊(15 )發出PPS觸發信號(17 )觸發PC1-E接口芯片(18 )進入中斷程序，所述PC1-E接口芯片(18 )通過地址數據信號通路(16)讀取雙口 RAM存儲器模塊(14)里面的北京時間信息并通過PC1-E總線(19)傳遞給計算機(11)。
3.根據權利要求1所述的基于PC1-E總線的北斗B碼授時同步裝置，其特征在于，所述北斗接收模塊(8)采用N303北斗模塊。
4.根據權利要求2所述的基于PC1-E總線的北斗B碼授時同步裝置，其特征在于，所述FPGA可編程邏輯器(9)采用EP2C5T144C8N芯片。
5.根據權利要求2所述的基于PC1-E總線的北斗B碼授時同步裝置，其特征在于，所述PC1-E接口芯片(18)采用CH368芯片。
【專利摘要】本實用新型是一種基于PCI-E總線的北斗B碼授時同步裝置，該裝置包括北斗接收模塊、FPGA可編程邏輯器、PCI-E接口和計算機，所述北斗接收模塊連接并向FPGA可編程邏輯器傳輸GPRMC定位信息，所述FPGA可編程邏輯器通過PCI-E接口連接計算機，所述FPGA可編程邏輯器中虛擬出一RAM存儲器，FPGA可編程邏輯器解調出的相應時區時間存入此虛擬的RAM存儲器中，并且通過相應的觸發信號觸發PCI-E接口中斷讀取此RAM存儲器中的時區時間給計算機。本實用新型采用北斗衛星接收模塊，安全性高，PCI-E總線比PCI引腳少，板子布線簡易，且帶寬增大，傳輸速率提高，具有靈活的擴展性。
【IPC分類】G04R20-02
【公開號】CN204595454
【申請號】CN201520269485
【發明人】王軍, 張福第, 孫兆友, 杜博軍, 唐彬, 王磊
【申請人】蘇州科技學院
【公開日】2015年8月26日
【申請日】2015年4月30日