包括使用諧波混頻的異步時間交錯數字化器的測試和測量儀器的制造方法
【專利說明】包括使用諧波混頻的異步時間交錯數字化器的測試和測量 儀器
【背景技術】
[0001] 本發明涉及測試和測量儀器，并且更特別地涉及包括一個或多個異步時間交錯數 字化器的測試和測量儀器，該一個或多個異步時間交錯數字化器利用諧波混頻來減少噪 音。
[0002] 諸如數字示波器之類的測試和測量儀器的可用帶寬可能會受到用于對輸入信號 進行數字化的模數轉換器（ADC)的限制。ADC的可用帶寬可以被限制到模擬帶寬或者ADC 的最大采樣率的一半中的較小者。已經開發了各種技術以利用現有的ADC來對較高帶寬的 信號進行數字化。
[0003] 例如，同步時間交錯可以被用于實現有效的較高采樣率。多個ADC可以在單個采 樣周期內及時地對輸入信號偏離進行采樣。數字化后的輸出可以被組合到一起，以達到有 效的倍增采樣率。然而，如果ADC的模擬帶寬變為限制因子，則需要諸如多路交錯跟蹤和保 持放大器之類的高帶寬前端來實現較高帶寬。
[0004] 常規的基于跟蹤和保持放大器的時間交錯系統使得跟蹤和保持放大器以類似于 或慢于ADC信道帶寬的采樣率來設置時鐘，從而ADC將具有足夠的時間穩定到保持值。ADC 與跟蹤和保持放大器同步設置時鐘以便數字地捕獲每一個保持值。對于跟蹤和保持放大器 的這種限制繼而限制了 ADC采樣率。此外，為了滿足奈奎斯特采樣定理，ADC采樣率被降低 到低于ADC信道帶寬的兩倍。結果，需要許多時間交錯ADC信道以實現期望的性能。
[0005] 隨著ADC信道數量的增加，系統的整體成本和復雜性也增加。例如，前端芯片現在 必須驅動更多的ADC信道，包括附加的ADC電路、設置時鐘電路等等，以得到達到適當的值 的總的凈采樣率。芯片的尺寸和復雜性也導致更長的通信路徑，并且因此導致寄生電容、電 磁噪聲、設計難度等的增加。
[0006] 在另一技術中，輸入信號的子頻帶可以被下變頻到可通過較低采樣率ADC的頻率 范圍。換句話說，寬的輸入帶寬可以被分離成多個較低帶寬ADC信道。在數字化之后，子頻 帶可以被數字地上變頻到各自的原始頻率范圍并且被組合成輸入信號的表示。該技術的一 個顯著缺點是當對任意輸入信號進行數字化時的固有噪聲懲罰，其中所述任意輸入信號的 頻率組成能夠被路由至僅一個ADC信道。再組合的輸出將包含來自僅一個ADC的信號能量， 但包含來自所有ADC的噪聲能量，從而使信噪比（SNR)降級。
[0007] 因此，仍然需要用于在異步時間交錯構架中由所有ADC信道對任何頻率的輸入信 號進行數字化從而避免噪聲懲罰的改進設備和方法。
【附圖說明】
[0008] 圖1為根據本發明的實施例的用于使用諧波混頻的測試和測量儀器的ADC系統的 框圖。
[0009] 圖2-8示出了在圖1的用于測試和測量儀器的ADC系統中的各種信號的頻譜分量 的示例。
[0010] 圖9-12為圖1的諧波混頻器的示例的框圖。
[0011] 圖13為圖1的具有補償振蕩器的異步時間交錯（ATI)數字化器的框圖的實施例。
[0012] 圖14為圖1的具有補償振蕩器的ATI數字化器的框圖的另一實施例。
【具體實施方式】
[0013] 本公開描述了用于使用諧波混頻的測試和測量儀器的ADC系統的實施例。
[0014] 圖1為根據本發明實施例的用于使用諧波混頻的測試和測量儀器的ADC系統的框 圖。在該實施例中，所述儀器包括分離器10,所述分離器10被配置成將具有特定頻譜的輸 入信號12分離成多個分離信號14和16,每個分離信號基本上包括輸入信號12的整個頻 譜。分離器10可以是能夠將輸入信號12分離成多個信號的任何種類的電路。例如，分離 器10可以是電阻分壓器。因此，輸入信號12的基本上所有頻率分量可以存在于每個分離 信號14和16中。然而，根據路徑數、所使用的諧波信號等等，對于分離器10的各種分離信 號的頻率響應可以是不同的。
[0015] 分離信號14和16分別是到諧波混頻器18和24的輸入。諧波混頻器18被配置 成將分離信號14與諧波信號20混頻從而產生混頻信號22。類似地，諧波混頻器24被配置 成將分離信號16與諧波信號26混頻從而產生混頻信號28。
[0016] 如這里所使用的，諧波混頻器是一種被配置成將信號與多個諧波混頻的設備。盡 管已經結合諧波混頻描述了乘法和/或混頻，如下面將進一步詳細描述的，可使用具有將 信號與多個諧波相乘的效果的設備作為諧波混頻器。
[0017] 在一些實施例中，多個諧波可以包括零階諧波或DC分量。例如，在一些實施例中， 諧波信號20可以是由等式⑴表示的信號：
[0018] 1+2〇〇8(2 31?^) (1)
[0019] 這里，匕表示一階諧波，并且t表示時間。因此，具有等式（1)形式的信號具有處 于DC和頻率諧波。
[0020] 諧波信號26可以是由等式（2)表示的信號：
[0021] UcosUnFit) (2)
[0022] 類似于諧波信號20,諧波信號26具有處于DC和頻率匕的諧波。然而，頻率F屬 的一階諧波相對于諧波信號20中類似的一階諧波是異相180度的。
[0023] 數字化器30被配置成對混頻信號22進行數字化。類似地，數字化器32被配置成 對混頻信號28進行數字化。數字化器30和32可以是任何種類的數字化器。盡管未說明， 但每個數字化器30和32可以根據需要具有前置放大器、濾波器、衰減器和其它模擬電路。 因此，輸入到數字化器30的混頻信號22例如可以在數字化前被放大、衰減或者以其他方式 被濾波。
[0024] 數字化器30和32被配置成以有效采樣率操作。在一些實施例中，數字化器30可 以包括單個模數轉換器（ADC)。然而，在其它的實施例中，數字化器30可以包括以較低采樣 率操作的多個交錯的ADC，以實現較高的有效采樣率。
[0025] 諧波信號20和26中的至少一個的一階諧波與數字化器30和32中的至少一個的 有效采樣率不同。例如，諧波信號20的一階諧波Fi可以是34GHz。數字化器30的采樣率 可以是50GS/s。因此，一階諧波匕不同于有效采樣率。
[0026] 在一些實施例中，諧波信號的一階諧波不需要是至少一個數字化器的有效采樣率 的整數倍或者約數。換句話說，在一些實施例中，與諧波混頻器相關聯的諧波信號的一階諧 波不是至少一個數字化器的有效采樣率的整數倍或者約數。
[0027] 在一些實施例中，諧波信號的一階諧波可以處于至少一個數字化器的有效采樣率 和至少一個數字化器的有效采樣率的一半之間。特別地，如下面將進一步詳細描述的，這種 頻率允許高于和/或低于一階諧波的較高頻率分量被下混頻至頻率低于數字化器30的采 樣率的一半。因此，這種頻率分量可以由數字化器30有效地進行數字化。
[0028] 應當理解的是，輸入信號12的所有頻帶通過所有路徑。換句話說，當多于一個的 信道被組合以用于處理單個輸入信號12時，每個信道或路徑基本上接收輸入信號12的整 個帶寬。由于輸入信號12通過所有的數字化器進行傳送，所以信噪比被明顯地改進。
[0029] 濾波器36可以被配置成對來自數字化器30的數字化后的混頻信號34進行濾波。 類似地，濾波器42可以被配置成對來自數字化器32的混頻信號40進行濾波。諧波混頻器 46和52被配置成將濾波后的混頻信號38和44分別與諧波信號48和54混頻。在一些實 施例中，諧波信號48和54可以在頻率和相位上與相應的諧波信號20和26基本上相似。盡 管諧波信號20和26為模擬信號并且諧波信號48和54為數字信號，針對這些諧波信號的 縮放因子可以彼此相同或類似。輸出信號50和56被稱為再混頻信號50和56。組合器58 被配置成將再混頻信號50和56組合為重構的輸入信號60。在一些實施例中，組合器58可 以不僅僅實現信號的相加。例如，可以在組合器58中實現平均、濾波、縮放等等。
[0030] 濾波器36和42、諧波混頻器46和52、諧波信號48和54、組合器58和其它相關聯 的元件可以被數字地實現。例如，數字信號處理器OSP)、微處理器、可編程邏輯器件、通用 處理器或者具有根據期望的適當外圍設備的其它處理系統，可以被用于實現處理數字化后 的信號的功能。介于完全集成與全部分立組件之間的任何變型均可以被用于實現該功能。
[0031] 使用諧波信號20、26、48和54的一些同步形式。例如，諧波信號20和26的諧波可 以被鎖定到與數字化器30和32相關的時鐘。在另一個示例中，諧波信號可以被數字化。因 此，一階諧波將可用于同步諧波信號48和54。在另一個示例中，頻帶外的音調可以被添加 到混頻信號22和28中的一個或多個。利用34GHz、19. 125GHz和21. 25GHz音調或者34GHz 的9/16和10/16的一階諧波可以被添加到混頻信號22。由于這些音調位于由濾波器36最 終建立的濾波帶寬（即根據過渡頻帶大約為18GHz)之外，所以這些音調能夠對重構的信號 60具有基本上可忽略的影響。然而，由于音調可能小于奈奎斯特頻率，即對于50GS/s的采 樣率小于25GHz，所以所述音調可以通過在濾波之前利用數字化后的混頻信號34來獲取。 無論使用何種技術，諧波信號20和26與數字諧波信號48和54之間的相位和頻率關系可 以被維持。
[0032] 圖2-8圖示了圖1中的用于測試和測量儀器的ADC系統中的各種信號的頻譜分量 的示例。參照圖1和2,頻譜