提高套準精度的方法
【技術領域】
[0001]本發明涉及半導體制造技術領域，尤其涉及一種提高套準精度的方法。
【背景技術】
[0002]隨著半導體技術的發展，半導體器件的關鍵尺寸不斷減小，因此對于套準精度也有了更高的要求。
[0003]現有的套準精度是通過晶片在光刻制程后，套準基準標記在套準精度量測機臺量測得到，在得到套準精度數據后，再由此建模得到產品制程中的曝光補償程式(Correct1nper Exposure)。
[0004]現有的缺陷掃描設備，可以利用高強度電子束表面反射得到蝕刻后當層和前層的圖形，從而知道當層和前層有沒有短路或斷路。該套準精度量測方法有以下幾個缺陷:一、套準基準標記通常放在用于切割成芯片的街道上，因此可放置的數量有限，所以建模的精度會有所限制。二，套準基準標記放置的位置在芯片間的街道上和芯片內實際關鍵套準位置不一致，由此也會造成建模的精度的偏差。三、套準基準標記和芯片關鍵圖形設計不一樣，因此受到光學像差影響而造成的偏移也會不一樣，所以通過套準基準標記量測所得到的套準精度并不一定是實際芯片內部關鍵圖形的套準精度。四，套準基準標記會受到CMP等工藝的影響而變形，由此也會造成套準精度的量測誤差。五，套準基準標記量測是在光刻后，部分層下一步會經過蝕刻制程，蝕刻制程在一定程度上也會造成套準精度的偏移。所以在蝕刻制程前得到的套準精度量測值不一定是最終的套準精度，且缺陷掃描設備可以告訴當層和前層有沒有短路或斷路，但沒有實際數值輸出用于套準精度的反饋，這是本領域技術人員所不愿看到的。

【發明內容】

[0005]針對上述存在的問題，本發明公開了一種提高套準精度的方法，應用于光刻工藝中，所述方法包括如下步驟:
[0006]提供一設置有套準結構的半導體襯底；
[0007]利用電子束掃描獲取所述套準結構的圖形；
[0008]對所述套準結構的圖形進行分析，以獲取所述套準結構的套準偏移量；
[0009]根據所述套準偏移量獲取曝光補償程式，并利用所述曝光補償程式對所述半導體襯底進行所述光刻工藝。
[0010]上述的提高套準精度的方法，其中，所述套準結構包括當層器件結構及相對于所述當層結構的前層器件結構，所述方法中:
[0011]以所述前層器件結構的圖形為背景，通過量測所述當層器件結構的圖形相對兩側邊沿與所述套準結構的中間線之間距離，并通過計算以獲取所述套準偏移量。
[0012]上述的提高套準精度的方法，其中，通過對所述套準結構的圖形進行圖形處理，以獲取所述套準結構的圖像數據；
[0013]根據所述套準結構的圖像數據計算獲取所述套準偏移量。
[0014]上述的提高套準精度的方法，其中，所述方法中:
[0015]利用套準精度公式算出所述套準偏移量；
[0016]其中，所述套準精度公式為:d =(山-(12)/2，所述d為所述套準偏移量，所述山為所述當層器件結構的圖形的一側邊沿與所述中間線之間的距離，所述d2為所述當層器件結構的圖形的另一側邊沿與所述中間線之間的距離。
[0017]上述的提高套準精度的方法，其中，所述方法中:
[0018]利用圖形分析模塊對所述套準結構的圖形進行圖形處理，以獲取所述套準結構的圖像數據；
[0019]根據所述套準結構的圖像數據計算獲取所述套準偏移量。
[0020]上述的提高套準精度的方法，其中，所述當層器件結構為接觸孔，所述前層器件結構為溝槽。
[0021]上述的提高套準精度的方法，其中，根據所述套準偏移量，并利用套準精度模型公式以獲取所述曝光補償程式；
[0022]其中，所述套準精度模型公式為:
[0023]dx = kl+k3*x+k5*y+k7*x2+k9*xy+kll*y2+kl3*x3+kl5*x2y+kl7*xy2+kl9*y3
[0024]dy = k2+k4*y+k6*x+k8*y2+kl0*xy+kl2*x2+kl4*y3+kl6*y2x+kl8*yx2+k20*x3
[0025]其中dx、dy為通過量測所得到的套準偏移量。kl?k6為線性補償參數，k7?k20為高階補償參數，X、y為套準精度量測的坐標位置。
[0026]上述的提高套準精度的方法，其中，所述曝光補償程式包括線性補償和高階補償。
[0027]上述發明具有如下優點或者有益效果:
[0028]本發明公開了一種提高套準精度的方法，利用電子束掃描獲取芯片內部套準結構的實際圖形，并對該實際圖形進行分析，得到實際圖形的套準偏移量，并將此數據建模，以產生新的曝光補償程式，之后光刻機利用該新的曝光補償程式對該芯片進行光刻工藝，從而提高了半導體產品的套準精度，同時提升了半導體產品的良率。
【附圖說明】
[0029]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、夕卜形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發明的主旨。
[0030]圖1是本發明產品的套準精度的組成示意圖；
[0031]圖2是本發明實施例中提高半導體產品套準精度的方法流程圖；
[0032]圖3是本發明實施例中當層器件結構接觸孔蝕刻后對前層器件結構溝槽的結構示意圖；
[0033]圖4是本發明實施例中當層器件結構接觸孔蝕刻后對前層器件結構溝槽的實際成像圖；
[0034]圖5是本發明實施例中電子束在一個曝光區域內進行采樣的示意圖；
[0035]圖6是本發明實施例中電子束在若干曝光區域內進行采樣的示意圖。
【具體實施方式】
[0036]下面結合附圖和具體的實施例對本發明作進一步的說明，但是不作為本發明的限定。
[0037]如圖1所示，產品的套準精度由以下幾個部分組成，本發明從改進其中四項(該四項分別為:光學像差、對準標記變形、蝕刻偏差和量測采樣)著手，將傳統的利用量測套準標記得到的間接套準精度改為通過對芯片內實際圖形的圖像分析得到直接套準精度，因此可提尚量測的精確度，特別是對于改善先進制程中的關鍵層套準精度，從而提尚廣品良率。
[0038]如圖2所示，本實施例涉及一種提高套準精度的方法，應用于光刻工藝中，具體的，該方法包括如下步驟:
[0039]步驟一，提供一設置有套準結構的半導體襯底；在本發明一個優選的實施例中，該套準結構包括當層器件結構及相對于該當層器件結構的前層器件結構，具體的，參照圖3，在本發明的實施例中，該當層器件結構為接觸孔1，前層器件結構為溝槽2。
[0040]步驟二，利用電子束掃描獲取套準結構的圖形。具體的，請繼續參照圖3，通過電子束掃描圖1中的接觸孔1和溝槽2，得到如圖4所示的套準結構的圖形，由于通過由電子束掃描芯片圖形反射，在接受端接受到的反射電子而形成的圖形為芯片內實際套準圖形，因此該套準結構的圖形即