一種基于fpga的光柵細分裝置及方法
【技術領域】
[0001] 本發明涉及一種基于FPGA的光柵細分裝置及方法，屬于光柵細分處理技術領域。
【背景技術】
[0002] 光柵作為精密測量的一種工具，已在精密儀器、大行程精密定位、高精度加工等領 域得到了廣泛的應用。光柵測量技術是W光柵形成的莫爾條紋為基礎的。由于兩塊疊放在 一起的光柵的相對移動，會產生光強度周期性的變化，此光信號經光電轉換成周期性的電 信號，對此電信號進行一系列處理，即可獲得光柵相對移動的位移量。
[0003] 通過對莫爾條紋的進一步細分，光柵測量可W獲得更高的精度。莫爾條紋細分方 法有光學細分法、機械細分法和電子學細分法。所謂電子學細分法是把周期性變化的莫爾 條紋信號，經光電轉換和信號處理后得到較理想的正弦信號，用電子學的方法對正弦波再 進行細分。電子細分法的實時性非常好，讀數很快，適合于動態測量場合，該些優點恰好是 電力傳動系統所看重的，所W電子細分法已經成為目前細分技術主流。
[0004] 電子學細分方法主要有W下六種：四倍頻細分辨向法、幅值分割細分法、鎖相倍頻 細分法、電阻鏈移相細分法、載波調制細分法。四倍頻辨向細分和電阻鏈移相細分電路雖然 簡單但細分倍數很低。鎖相倍頻細分和載波調制細分對編碼器輸入信號頻率要求很高，女口 果頻率變化過快會導致細分誤差大。幅值分割方法細分倍數高，適合高倍頻細分場合，但通 常采用信號調理電路和單片機或和DSP結合辦法，由于單片機和DSP在處理細分算法時速 度也不夠快，導致細分裝置在高精度、高分辨率細分場合不能滿足要求，而且最多只能實現 上百細分。由于集成邏輯器器件的飛速發展，利用可編程邏輯器件高速并行處理能夠提高 處理速度和集成化。

【發明內容】

[0005] 針對上述現有技術，為克服單片機和DSP導致的運算速度慢的缺點，提高細分倍 數等，本發明提供了一種基于FPGA的光柵細分裝置及方法。
[0006] 本發明的技術方案是：一種基于FPGA的光柵細分裝置，包括輸入信號1、差分放大 電路I 2、差分放大電路II 3、絕對值電路I 4、絕對值電路II 5、比較器I 6、模擬選擇器7、 比較器II 8、過零比較電路I 9、過零比較電路II 10、跟隨電路1UA/D轉換電路12、FPGA器 件13 ; 其中，FPGA器件13輸出信號控制A/D轉換電路12的時鐘和片選端； 輸入信號1經過差分放大電路I 2、差分放大電路II 3后；經過過零比較電路I 9、過零 比較電路II 10生成2位電平信號；同時經過絕對值電路I 4、絕對值電路II 5得到絕對值 信號；絕對值信號經過比較器II 8得到1位電平信號，絕對值信號同時經過比較器I 6、模 擬選擇器7、跟隨電路11、A/D轉換電路12將讀數頭輸出的正弦信號每個周期分成8個線 性區間并對8個區間逐個進行精細分得到8位電平信號； 3位電平信號、8位電平信號同時輸入至FPGA器件13。
[0007] 所述FPGA器件13包括A/D控制模塊、數據緩沖模塊、8細分模塊、綜合數據處理模 塊；其中A/D控制模塊通過輸出接口與A/D轉換電路12控制端相連，A/D轉換電路12通過 FPGA器件13的輸入接口與數據緩沖模塊相連，比較器8、過零比較電路I 9和過零比較電 路II 10通過FPGA器件13的輸入接口與8細分模塊相連，數據緩沖模塊、8細分模塊再與綜 合數據處理模塊相連，綜合數據處理模塊與FPGA器件13輸出接口相連。
[0008] 所述A/D模塊為鎖相環化L電路；其中鎖相環化L電路的頻率輸出端連接A/D轉 換電路12控制端。
[0009] 所述數據緩沖模塊包括D觸發器I和D觸發器II ;其中A/D轉換電路12輸出端與 D觸發器I的輸入端相連，D觸發器I的輸出端連接D觸發器II的輸入端，D觸發器II的輸 出端與綜合數據處理模塊輸入端連接。
[0010] 所述8細分模塊包括D觸發器III、D觸發器IV、數值比較器I、D觸發器V、D觸發 器VI、數值比較器II和計數器；其中3位電平信號依次緩存到D觸發器III、D觸發器IV ;數值 比較器I比較D觸發器III、D觸發器IV的緩存值輸出2路電平信號到D觸發器V ;2路電平 信號依次緩存到D觸發器V和D觸發器VI ;數值比較器II比較D觸發器V和D觸發器VI的 緩存電平信號輸出控制信號至計數器；計數器輸出端與綜合數據處理模塊輸入端連接。
[0011] 所述綜合數據處理模塊包括D觸發器Vn、D觸發器W、加法器I、加法器II、加法器 III、移位寄存器I、移位寄存器II、減法器和數據選擇器；其中D觸發器II的輸出端與D觸發 器W輸入端連接，D觸發器W輸出端連接加法器I和加法器II輸入端；加法器I輸出端連 接減法器輸入端，減法器輸出端連接數據選擇器輸入端；加法器II輸出端連接數據選擇器 輸入端；計數器輸出端與D觸發器W輸入端連接，D觸發器W輸出端連接加法器III、移位寄 存器I輸入端和數據選擇器控制端；加法器III輸出端連接移位寄存器II輸入端，移位寄存 器II輸出端連接減法器輸入端；移位寄存器I輸出端連接加法器II輸入端。
[0012] 一種基于FPGA的光柵細分方法，所述方法的具體步驟如下： Stepl、來自讀數頭輸出的正余弦輸入信號1經過差分放大電路I 2、差分放大電路 II 3 ； Stepl. 1、經過過零比較電路I 9、過零比較電路II 10生成2位電平信號； Stepl. 2、經過絕對值電路I 4、絕對值電路II 5得到絕對值信號： St巧1. 2. 1、絕對值信號經過比較器II 8得到1位電平信號； St巧1. 2. 2、絕對值信號同時經過比較器I 6、模擬選擇器7、跟隨電路1UA/D轉換電路 12將讀數頭輸出的正弦信號每個周期分成8個線性區間并對8個區間逐個進行精細分得到 8位電平信號； Step2、8位電平信號輸入至數據緩沖模塊后，輸出數據DAT_AD ;3位電平信號輸入至8 細分模塊后，輸出數據DAT_8: 如果輸出數據DAT_8為奇數時，綜合數據處理模塊輸出數據 SUM_DAT=(DJff_8+l) xSW-DiaiAD-l ; 如果輸出數據DAT_8為偶數時，綜合數據處理模塊輸出數據 SUM_DAT=DAT_8x256+DAT_AD 〇
[0013] 其中，A/D轉換電路可為TEXAS INSTRUMENTS公司生產的ADC芯片TLV5510,模擬選 擇器可為Analog Devices公司生產的AD7502，FPGA器件為ALTERA公司生產的切clone II 系列 EP2C5T144C8。
[0014] 本發明的工作原理是： 讀數頭輸出4路相位差90°的正弦信號即4、8、(：、0，外部輸入信號經差分放大電路輸 出2路相位差90°的正弦信號E、F。正弦信號E、F經過絕對值電路、比較器、過零比較電 路輸出3個電平信號SIGNAL1、SIGNAL2、SIGNAL3。每個周期的正弦信號E、F經過絕對值電 路、比較器、模擬選擇器、跟隨電路、A/D轉換電路被分成8個線性區間，A/D轉換電路輸出每 個周期中8個線性區間的精細分數據，即1/8柵距精細分數據D0-D7 ;FPGA器件讀輸入的3 個電平信號SIGNAL1、SIGNAL2、SIGNAL3,根據電平信號變化特點即每移動1/8柵距計數一 次，得到數據DAT_8 ;FPGA器件讀輸入的A/D轉換電路輸出每個周期中8個區間中精細分數 據D0-D7,得到數據DAT_AD。
[001引 A/D轉換電路中A/D器件位數為n，則每個線性區間細分數為2"，即1/8柵距精細 分數據為2"，總的細分數為8 X 2"。若本裝置采用8位A/D，故總的細分數為8 X 2"=2048,即 將每個柵距進行2048細分。
[0016] 光柵每移動1/2048個柵距，FPGA器件根據數據DAT_8和數據DAT_AD計 數一次，即輸出數據SUM_DAT。判斷DAT_8的奇偶性，當DAT_8為奇數時，則輸出 $11郵_0乂了=(0巧_8+：1) X256-D進:_AD-1。當 DAT 8 為偶數時，則輸出 SUM DAT=DAT 8y 256+DAT-AD。
[0017] 一種基于FPGA的光柵信號細分方法及實現的裝置的具體實現方式如下： 前置信號處理電路。前置信號處理電路主要由差分放大電路、絕對值電路、比較器、模 擬選擇器、過零比較電路、跟隨電路、A/D轉換電路連接而成。利用絕對值電路、比較器和過 零比較電路將讀數頭輸出的正弦信號每個周期分成8個區間，比較器輸出8細分需要的3 個電平信號SIGNAL1、SIGNAL2、SIGNAL3。利用絕對值電路、比較器、模擬選擇器、跟隨電路 和A/D轉換電路將讀數頭輸出的正弦信號每個周期分成8個線性區間，A/D芯片TLV5510對 信號每個線性區間進行模數轉換，從而得到精細分數據D0-D7。
[0018] 片上可編程邏輯電路。在Altera Quartus II開發環境下，用任何一個皿L語言 幼口 VHDL或Verilog)，編寫4個邏輯模塊。4個邏輯模塊分別為A/D控制模塊、數據緩沖模 塊、8細分模塊、綜合數據處理模塊。將該個四個模塊連接成完整電路，編譯并生成用戶設計 的邏輯電路的固件，通過JTAG接口下載到FPGA中進行在線調試。調試通過后的固件，可通 過AS接口下載并保存到Flash存儲器中，該樣FPGA上電后，系統自動配置，得到所需的邏 輯電路。可W讀取前置信號處理電路的電平信號，進行實時處理。
[0019] 前置信號處理電路包括差分放大電路、絕對值電路、比較器、模擬選擇器、過零比 較電路、跟隨電路、A/D轉換電路。差分放大電路主要用于對原始信號進行放大和濾波，消 除原始信號中的直流分量和偶次諧波，同時放大所需的交流信號，W方便后面的采樣電路 進行采樣。絕對值電路的輸入信號頻率最高可達25KHZ，滿足輸入信號頻率的要求，實現了 絕對值運算。模擬選