分裂柵的制造方法
【技術領域】
[0001] 本發明涉及半導體器件的制造，更具體地，涉及一種分裂柵的制造方法。
【背景技術】
[0002] 隨著金屬氧化物半導體場效應晶體管（MetalOxideSemiconductorField EffectTransistor,MOS陽T)技術的不斷發展，人們對MOS陽T的結構進行了多種改進。溝 槽分裂柵型M0S陽T(trenchsplitgateM0S陽T)就是其中的一種改進結構。溝槽分裂柵 型M0SFET的主要特點在于具有形成在溝槽中的分裂柵。圖15示意性地示出了現有技術的 溝槽分裂柵型M0SFET的分裂柵。如圖15所示，該分裂柵位于形成在襯底r中的溝槽3' 中，并包括第一柵極21'、第二柵極22'W及位于第一柵極21'和第二柵極22'之間的柵極 間絕緣層23'。第二柵極22'具有常規柵極的功能并用于接受導通/關斷信號，第一柵極 21'用于屏蔽第二柵極22'免受位于分裂柵下方的漏極區的影響并可被獨立地進行偏置，而 柵極間絕緣層23'用于使第一柵極21'與第二柵極22'彼此絕緣。由于上述結構特點，溝槽 分裂柵型M0SFET具有優良的開關特性、高的源漏擊穿電壓、低的導通電阻和低的功耗，并 可突破娃材料的一維限制(為器件漏極區特征導通電阻和關斷態時擊穿電壓的理論關系)。
[0003] 繼續參見圖15,附圖標記24'指代形成于溝槽3'的上部側壁的柵絕緣層，該柵絕 緣層24'用于使第二柵極22'與襯底r絕緣。目前，在制備分裂柵時，通常是在制備完成 第一柵極21'之后，在通過熱氧化方法形成柵絕緣層24'時使柵極間絕緣層23'與柵絕緣 層24'同時一體形成。在此情況下，柵極間絕緣層23'非常容易受到第一柵極21'的表面 形貌和晶粒尺寸的影響而出現品質不良。另外，為了適應器件微型化的要求，需要縮小溝槽 3'的寬度。當溝槽3'的寬度縮小時，沉積在溝槽3'中的第一柵極21'不可避免地會出現 縫隙，而該縫隙會嚴重影響形成在第一柵極21'上方的柵極間絕緣層23'的品質。當柵極 間絕緣層23'的品質不佳時，第一柵極21'和第二柵極22'可能不會彼此絕緣，從而導致器 件特性劣化。

【發明內容】

[0004] 本發明的目的之一在于解決當在溝槽中形成分裂柵時柵極間絕緣層品質不佳的 問題。為了解決上述問題，本發明的實施例提出一種分裂柵的制造方法。
[0005] 根據本發明的一個實施例，提供一種分裂柵的制造方法。該方法包括：在襯底中形 成溝槽；W及在所述溝槽中形成第一柵極、柵極間絕緣層W及第二柵極，所述柵極間絕緣層 位于所述第一柵極上，所述第二柵極位于所述柵極間絕緣層上。在所述溝槽中形成所述柵 極間絕緣層包括：采用高密度等離子體沉積方法在所述第一柵極和所述襯底的表面上形成 第一絕緣層；采用常壓化學氣相沉積方法在所述第一絕緣層上形成第二絕緣層；W及蝕刻 所述第二絕緣層和所述第一絕緣層W在所述溝槽形成所述柵極間絕緣層。
[0006] 例如，蝕刻所述第二絕緣層和所述第一絕緣層包括；干法蝕刻所述第二絕緣層和 所述第一絕緣層，W去除位于所述襯底的表面上的所述第一絕緣層和所述第二絕緣層；W 及濕法蝕刻所述第二絕緣層和所述第一絕緣層，w在所述溝槽中形成所述柵極間絕緣層。
[0007] 例如，所述方法包括；在所述干法蝕刻之后且在所述濕法蝕刻之前，對所述襯底進 行退火。
[0008] 例如，在濕法蝕刻所述第一絕緣層和所述第二絕緣層時，所述第一絕緣層被部分 保留，所述第二絕緣層被完全去除。
[0009] 例如，在濕法蝕刻所述第一絕緣層和所述第二絕緣層時，所述第一絕緣層和所述 第二絕緣層均被部分保留。
[0010] 例如，所述方法還包括；在形成所述第一絕緣層之后且在形成所述第二絕緣層之 前對所述襯底進行退火。
[0011] 例如，所述方法還包括；在形成所述第二絕緣層之后且在蝕刻所述第二絕緣層和 所述第一絕緣層之前，進行平坦化工藝，W使所述第二絕緣層和第一絕緣層的表面平坦化。
[0012] 例如，形成所述第一柵極包括；形成屏蔽氧化物層，W覆蓋所述襯底的表面W及所 述溝槽的底表面和側壁；在所述屏蔽氧化物層上形成第一柵極層，W填充所述溝槽并覆蓋 所述襯底的表面；對所述第一柵極層進行第一次蝕刻，W去除位于所述襯底的表面上的所 述第一柵極層；對所述第一柵極層進行第二次蝕刻，W在所述溝槽中形成所述第一柵極； W及對所述屏蔽氧化物層進行蝕刻，W去除位于所述襯底的表面上W及位于所述溝槽的未 被所述第一柵極覆蓋的側壁上的屏蔽氧化物層。
[0013] 例如，所述方法還包括；在形成所述第一絕緣層之前形成襯墊氧化物層，W覆蓋所 述襯底的表面、所述第一柵極W及所述溝槽的已去除所述屏蔽氧化物層的側壁。
[0014] 例如，所述襯墊氧化物層的厚度小于所述屏蔽氧化物層的厚度。
[0015] 例如，所述第一絕緣層和所述第二絕緣層由相同的材料形成。
[0016] 例如，所述第一絕緣層的厚度為2000A-10000A。
[0017] 例如，所述第一絕緣層的厚度為4000A-8000 A。
[001引例如，所述第二絕緣層的厚度為4000 A-。000 A。
[0019] 例如，所述第二絕緣層的厚度為6000 A-10000 A。
[0020] 例如，所述方法還包括；在形成所述柵極間絕緣層之后且在形成所述第二柵極之 前，形成柵極絕緣層。
[0021] 在根據本發明實施例的分裂柵的制造方法中，采用了與現有技術完全不同的方法 來形成柵極間絕緣層，使得形成柵極間絕緣層的工藝獨立于形成柵極絕緣層的工藝，由此 形成柵極間絕緣層的工藝不會受限于形成柵極絕緣層的工藝。在根據本發明實施例的分裂 柵的制造方法中，采用皿P沉積方法形成第一絕緣層并采用APCVD方法于第一絕緣層上形 成第二絕緣層，之后對第二絕緣層和第一絕緣層進行蝕刻W形成柵極間絕緣層，從而可W 可靠地形成品質得到改善的柵極間絕緣層，而不受第一柵極的表面形貌、晶粒尺寸、縫隙W 及溝槽的寬度的影響，因此第一柵極和第二柵極可W可靠地彼此絕緣。
【附圖說明】
[0022] 為了更清楚地說明本發明實施例的技術方案，下面將對實施例的附圖作簡單地介 紹，顯而易見地，下面描述中的附圖僅僅涉及本發明的一些實施例，而非對本發明的限制。
[0023] 圖1是在根據本發明實施例的分裂柵的制造方法中在襯底中形成溝槽的示意圖；
[0024] 圖2是在根據本發明實施例的分裂柵的制造方法中形成屏蔽氧化物層的示意圖；
[0025] 圖3是在根據本發明實施例的分裂柵的制造方法中形成第一柵極層的示意圖；
[0026] 圖4是在根據本發明實施例的分裂柵的制造方法中對第一柵極層進行第一次蝕 刻的W意圖；
[0027] 圖5是在根據本發明實施例的分裂柵的制造方法中對第一柵極層進行第二次蝕 刻的W意圖；
[0028] 圖6是在根據本發明實施例的分裂柵的制造方法中移除部分屏蔽氧化物層的示 意圖；
[0029] 圖7是在根據本發明實施例的分裂柵的制造方法中形成襯墊氧化物層的示意圖；
[0030] 圖8是在根據本發明實施例的分裂柵的制造方法中形成第一絕緣層的示意圖；
[0031] 圖9是在根據本發明實施例的分裂柵的制造方法中形成第二絕緣層的示意圖；
[0032] 圖10是在根據本發明實施例的分裂柵的制造方法中對第二絕緣層和第一絕緣層 進行平坦化的示意圖；
[0033] 圖11是在根據本發明實施例的分裂柵的制造方法中對第二絕緣層和第一絕緣層 進行第一次蝕刻的示意圖；
[0034] 圖12是在根據本發明實施例的分裂柵的制造方法中對第二絕緣層和第一絕緣層 進行第二次蝕刻的示意圖；
[00巧]圖13是在根據本發明實施例的分裂柵的制造方法中形成第二柵極的示意圖；
[0036] 圖14是根據本發明實施例的溝槽分裂柵型M0SFET的示意圖，其具有由根據本發 明實施例的分裂柵的制造方法制得的分裂柵；W及
[0037] 圖15是現有技術的溝槽分裂柵型M0SFET的分裂柵的示意圖。
【具體實施方式】
[0038] 為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 的附圖，對本發明實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本發 明的一部分實施例，而不是全部的實施例。基于所描述的本發明的實施例，本領域普通技術 人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0039] 根據本發明的實施例，提供一種分裂柵的制造方法。該分裂柵的制造方法適用于 具有溝槽中形成的分裂柵的任何溝槽型半導體器件，例