專利名稱：采用動態蝕刻補償法提高減成法pcb圖形精度的方法
技術領域：
本發明涉及線路板制作領域，尤其涉及一種采用動態蝕刻補償法提高減成法PCB 圖形精度的方法。
背景技術：
隨著電子技術的高速發展，對于高精度、高密度、高頻PCB，客戶要求PCB成品底銅厚、圖形精度高，線寬小，并且對外層阻抗控制和線寬公差要求越來越嚴，因此要求設備有穩定、均勻的線寬輸出。采用DES(顯影(Developing)/蝕刻(Etching)/退膜(Stripping)) 生產線制作外層線路時，底銅厚度越大則線寬精度越難控制，所以常規蝕刻補償方法難以滿足高速發展的PCB密集線、孤立線線寬精度要求，出現不同區域、不同類型的線路、不同類型圖形的成品圖形尺寸差異較大，精度能力比較低，不能滿足終端需求。

發明內容
因此，本發明的目的在于提供一種采用動態蝕刻補償法提高減成法PCB圖形精度的方法。為實現上述目的，本發明提供一種采用動態蝕刻補償法提高減成法PCB圖形精度的方法，包括如下步驟步驟1 研究底銅厚度差異對蝕刻線寬線距的影響，得出PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍；研究不同區域、不同線路方向、及不同線路圖形對蝕刻補償參數的影響，得出密集線、孤立線、SMT焊盤及BGA焊盤的蝕刻補償參數范圍；步驟2 根據PCB原稿圖中待蝕刻線路層的底銅厚度，按照步驟1所得出的PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍，確定對所述待蝕刻線路層的線路圖形的平均蝕刻補償值，采用動態蝕刻補償軟件按所述平均蝕刻補償值對全部線路圖形的菲林進行首次平均補償；步驟3 針對密集線、孤立線、SMT焊盤及BGA焊盤，按照步驟1所得出的蝕刻補償參數范圍，采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林按照各自對應的蝕刻補償參數范圍進行額外補償。所述步驟3中，進行額外補償時，按蝕刻補償量排序為密集線< SMT焊盤<孤立線< BGA焊盤。所述步驟3中，進行額外補償時，對于密集線，僅在兩側的兩條密集線的外側進行補償，補償量為0. 2mil ；SMT焊盤的補償量單邊為0. 25mil ；孤立線的補償量單邊為 0. 4mil ；BGA焊盤的補償量單邊為0. 75mil。所述步驟3中，進行額外補償時，當孤立線的一側與多個BGA焊盤相鄰時，孤立線靠近BGA焊盤的一側僅在對應相鄰BGA之間的位置進行額外補償0. %iil，孤立線靠近BGA 焊盤的一側與BGA焊盤相正對的位置則不進行補償，而對于孤立線遠離BGA焊盤的一側，先整體補償0. 4mi 1，然后該側在與BGA焊盤相正對的位置再補償0. 4mi 1，而該側對應相鄰BGA之間的位置則不進行補償，BGA焊盤的補償量單邊為0. 75mil。所述步驟3中，還包括對差分線進行額外補償，補償時僅在差分線的兩外側進行補償，補償量為0. anil。進行額外補償時，還包括對NPTH附近3mm內的線路由近至遠分等級進行額外補償，分等級的額外補償量由近至遠依次減小。對距NPTH的距離為O-Imm的線路額外補償0. 8mil，對距NPTH的距離為大于Imm 且小于等于2mm的線路額外補償0. 5mil，及對距NPTH的距離為大于2mm且小于等于3mm的線路額外補償0. 3mil。本發明的有益效果本發明采用動態蝕刻補償法提高減成法PCB圖形精度的方法，通過先采用動態蝕刻補償軟件按平均蝕刻補償值對PCB的全部線路圖形的菲林進行首次平均補償，然后再采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林按照各自對應的蝕刻補償參數范圍進行額外補償，可以消除底銅厚度、蝕刻均勻性等對密集線、孤立線、SMT焊盤、及BGA焊盤等區域線寬的影響，在補償規則既定前提下，菲林制作效率可以得到極大的提升，通過制定合理的補償規則，菲林可以一次性制作好，同時可以減少人工補償常遺漏的問題、避免多次修改菲林，工作效率有效提高，通過對菲林進行優化，可以解決傳統工藝上電鍍、蝕刻的線寬/間距矛盾問題，大大提高了酸性蝕刻制作外層減成法PCB板線寬能力。為更進一步闡述本發明為實現預定目的所采取的技術手段及功效，請參閱以下有關本發明的詳細說明與附圖，相信本發明的目的、特征與特點，應當可由此得到深入且具體的了解，然而附圖僅提供參考與說明用，并非用來對本發明加以限制。


下面結合附圖，通過對本發明的具體實施方式
詳細描述，將使本發明的技術方案及其他有益效果顯而易見。附圖中，圖1為本發明采用動態蝕刻補償法提高減成法PCB圖形精度的方法的流程示意圖；圖2至圖7為本發明采用動態蝕刻補償法提高減成法PCB圖形精度的方法對菲林進行首次平均補償后，各線路圖形的菲林在進行額外補償前后的對比圖。
具體實施例方式本發明采用動態蝕刻補償法提高減成法PCB圖形精度的方法，包括如下步驟步驟1 研究底銅厚度差異對蝕刻線寬線距的影響，得出PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍；研究不同區域、不同線路方向、及不同線路圖形對蝕刻補償參數的影響，得出密集線、孤立線、SMT焊盤及BGA焊盤的蝕刻補償參數范圍。發明人通過設計大量實驗來研究不同底銅厚度的線路蝕刻量數據，根據統計數據得出，底銅越厚線寬差距越大，基本成正相關，在底銅厚度每相差 ο μ m情況下，各個線寬差異如下A、底銅厚度在25_35 4 111間，線寬差異在0.50mi1 ；
B、底銅厚度在35-45 4 111間，線寬差異在0.551^1 ；C、底銅厚度在45_55 4 111間，線寬差異在0.651^1 ；D、底銅厚度在55-65 μ m間，線寬差異在0. 75mil。由上述線寬差異可得知，銅厚每相差10pm，則線寬相差0.4-0. 8mil，因此，對于不同底銅厚度的待蝕刻線路層的線路圖形，可依據上述線寬差異規律來確定與之相對應的平均蝕刻補償值。同時，發明人以底銅厚度為20Z，線寬/間距為5. Omi 1/4. Omil的芯板為研究對象， 通過對采用標準補償方式的線路蝕刻量數據(參見表1)進行分析，找出不同區域、不同線路方向、及不同線路圖形對蝕刻補償參數的影響。表15. Omi 1/4. Omil (線寬/間距)采用標準補償方式的線路蝕刻量數據
線路方向上下面密集線差分線孤立線平均1#平均平均①豎直方向上表面1. 891. 812. 071. 742. 532. 232. 622. 32. 912. 932. 982. 821. 531. 551. 572. 311. 952. 132. 842. 582. 69②水平方向上表面2. 091. 601. 961. 742. 792. 312. 712. 373. 092. 883. 242. 851. 841. 531.432. 172. 222. 042. 592. 792. 50上表面①②平均1. 742. 342. 84①豎直方向下表面1. 931. 571.411. 742. 482. 082. 042. 23. 242. 552. 542. 721. 601. 841. 872. 651. 971. 962. 962. 592.46②水平方向下表面2. 091. 851.411. 722. 832.472. 252.413. 323. 002. 782. 991. 961. 611.422. 672. 251. 993. 182. 972. 68下表面①②平均1. 732. 312. 86數據分析(1)上下表面蝕刻量之差異各類線上下表面蝕刻量之比分別為密集線上下=1. 74 1. 73 1 1 ；差分線上下=2. 34 2. 31 ^ 1 1 ；孤立線上下=2. 84 2. 86 ^ 1 1。可見，上下面蝕刻量基本上一致，這樣為兩面蝕刻均勻性提供有利的條件。(2)不同線路蝕刻量之差異從上下表面不同線路蝕刻量的比較之中也能體現一定的規律性，上下表面不同線的蝕刻量為密集線差分線孤立線 1 1.3 1.6。發明人還對各種線路圖形的蝕刻量規律進行了研究，得出蝕刻量排序為密集線 < SMT焊盤<孤立線< BGA焊盤，并且對于密集線，間隔不同蝕刻量也不相同，間距越小蝕刻量越小。步驟2 根據PCB原稿圖中待蝕刻線路層的底銅厚度，按照步驟1所得出的PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍，確定對所述待蝕刻線路層的線路圖形的平均蝕刻補償值，采用動態蝕刻補償軟件按所述平均蝕刻補償值對全部線路圖形的菲林進行首次平均補償。其中，所述動態蝕刻補償軟件采用奧寶公司的Genesis 2000Dynamic Etch Compensation V9. Ob0步驟3 針對密集線、孤立線、SMT焊盤及BGA焊盤，按照步驟1所得出的蝕刻補償參數范圍，采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林按照各自對應的蝕刻補償參數范圍進行額外補償。所述步驟3中，進行額外補償時，按蝕刻補償量排序為密集線< SMT焊盤<孤立線< BGA焊盤。所述步驟3中，進行額外補償時，對于密集線，僅在兩側的兩條密集線的外側進行補償，補償量為O.aiiil (圖2所示)；SMT焊盤的補償量單邊(即半徑方向)為0.25mil，整體為0. 5mil (圖3所示)；孤立線的補償量單邊(即一側)為0. %iil，整體為0. 8mil (圖 4所示)；BGA焊盤的補償量單邊(即半徑方向)為0. 75mil，整體為1. 5mil (圖5所示)。 特別地，當孤立線的一側與多個BGA焊盤相鄰時，孤立線靠近BGA焊盤的一側僅在對應相鄰BGA之間的位置進行額外補償0. %iil，孤立線靠近BGA焊盤的一側與BGA焊盤相正對的位置則不進行補償，而對于孤立線遠離BGA焊盤的一側，先整體補償0. %iil，然后該側在與 BGA焊盤相正對的位置再補償0. %iil，而該側對應相鄰BGA之間的位置則不進行補償，BGA 焊盤的補償量單邊(即半徑方向)為0.75mil，整體為1.5mil (圖6所示)。另外，對于差分線(即雙線)，僅在兩外側進行補償，補償量為0. anil (圖7所示)。所述步驟3中，還包括對非沉銅孔(Non Plating Through Hole, NPTH)附近3mm 內的線路由近至遠分等級進行額外補償，分等級的額外補償量由近至遠依次減小。具體地， 對距NPTH的距離為O-Imm的線路額外補償0. 8mil，對距NPTH的距離為大于Imm且小于等于2mm的線路額外補償0. 5mil，及對距NPTH的距離為大于2mm且小于等于3mm的線路額外補償 0. 3mil。上述采用動態蝕刻補償法提高減成法PCB圖形精度的方法，通過先采用動態蝕刻補償軟件按平均蝕刻補償值對PCB的全部線路圖形的菲林進行首次平均補償，然后再采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林按照各自對應的蝕刻補償參數范圍進行額外補償，可以消除底銅厚度、蝕刻均勻性等對密集線、孤立線、SMT焊盤、及BGA焊盤等區域線寬的影響，在補償規則既定前提下，菲林制作效率可以得到極大的提升，通過制定合理的補償規則，菲林可以一次性制作好，同時可以減少人工補償常遺漏的問題、避免多次修改菲林，工作效率有效提高，通過對菲林進行優化，可以解決傳統工藝上電鍍、蝕刻的線寬/間距矛盾問題，大大提高了酸性蝕刻制作外層減成法PCB板線寬能力。以上所述，對于本領域的普通技術人員來說，可以根據本發明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發明后附的權利要求的保護范圍。
權利要求
1.一種采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，包括如下步驟步驟1 研究底銅厚度差異對蝕刻線寬線距的影響，得出PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍；研究不同區域、不同線路方向、及不同線路圖形對蝕刻補償參數的影響，得出密集線、孤立線、SMT焊盤及BGA焊盤的蝕刻補償參數范圍；步驟2 根據PCB原稿圖中待蝕刻線路層的底銅厚度，按照步驟1所得出的PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍，確定對所述待蝕刻線路層的線路圖形的平均蝕刻補償值，采用動態蝕刻補償軟件按所述平均蝕刻補償值對全部線路圖形的菲林進行首次平均補償；步驟3 針對密集線、孤立線、SMT焊盤及BGA焊盤，按照步驟1所得出的蝕刻補償參數范圍，采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林按照各自對應的蝕刻補償參數范圍進行額外補償。
2.如權利要求1所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，所述步驟3中，進行額外補償時，按蝕刻補償量排序為密集線< SMT焊盤<孤立線 < BGA焊盤。
3.如權利要求2所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，所述步驟3中，進行額外補償時，對于密集線，僅在兩側的兩條密集線的外側進行補償，補償量為0. 2mil ；SMT焊盤的補償量單邊為0. 25mil ；孤立線的補償量單邊為0. 4mil ； BGA焊盤的補償量單邊為0. 75mil。
4.如權利要求2或3所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，所述步驟3中，進行額外補償時，當孤立線的一側與多個BGA焊盤相鄰時，孤立線靠近BGA焊盤的一側僅在對應相鄰BGA之間的位置進行額外補償0. %iil，孤立線靠近BGA 焊盤的一側與BGA焊盤相正對的位置則不進行補償，而對于孤立線遠離BGA焊盤的一側，先整體補償0. ^ii 1，然后該側在與BGA焊盤相正對的位置再補償0. ^ii 1，而該側對應相鄰BGA 之間的位置則不進行補償，BGA焊盤的補償量單邊為0. 75mil。
5.如權利要求1至3項中任意一項所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，所述步驟3中，還包括對差分線進行額外補償，補償時僅在差分線的兩外側進行補償，補償量為0. anil。
6.如權利要求1至3項中任意一項所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，進行額外補償時，還包括對NPTH附近3mm內的線路由近至遠分等級進行額外補償，分等級的額外補償量由近至遠依次減小。
7.如權利要求6所述的采用動態蝕刻補償法提高減成法PCB圖形精度的方法，其特征在于，對距NPTH的距離為O-Imm的線路額外補償0. 8mil，對距NPTH的距離為大于Imm且小于等于2mm的線路額外補償0. 5mil，及對距NPTH的距離為大于2mm且小于等于3mm的線路額外補償0. 3mil。
全文摘要
本發明涉及一種采用動態蝕刻補償法提高減成法PCB圖形精度的方法，包括如下步驟步驟1研究底銅厚度差異對蝕刻線寬線距的影響，得出PCB底銅在不同厚度范圍內所對應的線寬差值能力范圍；研究不同區域、線路方向及線路圖形對蝕刻補償參數的影響，得出密集線、孤立線、SMT焊盤及BGA焊盤的蝕刻補償參數范圍；步驟2根據PCB原稿圖中的底銅厚度，按步驟1確定平均蝕刻補償值對全部線路圖形的菲林進行首次平均補償；步驟3采用動態蝕刻補償軟件分別對密集線、孤立線、SMT焊盤及BGA焊盤的菲林進行額外補償。本發明的方法，可以消除底銅厚度、蝕刻均勻性等對密集線、孤立線、SMT焊盤、及BGA焊盤等區域線寬的影響。
文檔編號H05K3/06GK102573309SQ20121001252
公開日2012年7月11日 申請日期2012年1月13日 優先權日2012年1月13日
發明者任堯儒, 曾志軍, 杜紅兵, 紀成光, 陶偉 申請人:東莞生益電子有限公司