專利名稱：包括嵌入電容器的印刷電路板及其制造方法
技術領域：
本發明總體上涉及包括嵌入電容器的印刷電路板(PCB)及其制 造方法，更具體涉及包括嵌入電容器的PCB及制造PCB的方法，其中在 形成嵌入電容器的下電極層之后形成介質層和上電極層，由此在具有 在其上形成的下電極層的電路層上設置微電路圖形，。
背景技術：
最近，電子技術朝將電阻器、電容器、集成電路(IC)等內置到 襯底中的方向發展，以便根據電子工業的發展滿足電子產品的微型化 和尖端功能的需要。
典型地，通常在大多數PCB上安裝分立芯片電阻器或分立芯片電 容器，但是最近正研制其中電阻器或電容器被內置的PCB。
內置的PCB具有其中電容器被安裝在PCB的外部上或嵌入PCB的 內部的結構，以及如果電容器與PCB集成，以用作與PCB尺寸無關的 PCB的一個部件，那么該電容器被稱作"內置(掩埋)電容器"，以及 所得的PCB被稱作"包括嵌入電容器的印刷電路板"。
圖la至ln是說明制造包括嵌入電容器的PCB的常規工序的剖面 圖，以及圖2是通過圖la至ln的工序制造的包括嵌入電容器的PCB下電 極層的平面圖。如圖la所示，準備其中在絕緣層11上形成第一銅箔層12的敷銅箔疊片。
如圖lb所示，在第一銅箔層12上形成光敏介質材料13。
如圖lc所示，在光敏介質材料13上層疊第二銅箔層14。
如圖ld所示，在第二銅箔層14上層疊光敏薄膜20a。
如圖le所示，其上形成了預定電容器圖形的光掩模30a被緊密地粘 附到光敏膜20a，隨后用紫外線40a照射。在此階段，紫外線40a透過光 掩模30a的未印刷部分31a，以在光掩模30a的下面形成光敏膜20a的硬化 部分21a。紫外線40a沒有透過光掩模30a的黑色印刷(black printed)部 分32a，由此在光掩模30a的下面剩下光敏膜20a的未硬化部分22a。
如圖lf所示，在光掩模30a被除去之后，進行顯影工序，以除去光 敏膜20a的未硬化部分22a，而僅僅剩下光敏膜20a的硬化部分21a。
如圖lg所示，使用光敏膜20a的硬化部分21a作為抗蝕劑刻蝕第二 銅箔層14，由此在其上形成嵌入電容器的上電極層14a。
如圖lh所示，在光敏膜20a的硬化部分21a被除去之后，使用上電 極層14a作為掩模，在光敏介質材料13上照射紫外線40b。在此階段，其 上未形成上電極層14a的部分光敏介質材料13吸收紫外線40b，以形成在 使用特殊溶劑(例如，GBL (Y-丁內酯))的顯影工序過程中能夠被 分解的反應部分13b。其上形成上電極層14a的光敏介質材料13的其他部 分不吸收紫外線40b,產生未反應部分13a的存在。
如圖li所示，進行顯影工序，以除去由于紫外線反應的光敏介質材料13的部分13b，由此在光敏介質材料13上形成嵌入電容器的介質層 13a。
如圖lj所示，在第一銅箔層12、介質層13a和上電極層14a上形成光 敏樹脂20b。
如圖lk所示，其上形成了預定電路圖形的光掩模30b被緊密地粘附 到光敏樹脂20b，然后用紫外線40c照射。在此階段，紫外線40c透過光 掩模30b的未印刷部分31b，以在光掩模30b的下面形成光敏樹脂20b的 硬化部分21b。紫外線40c不透過光掩模30b的黑色印刷部分32b，因此在 光掩模30b的下面剩下光敏樹脂20b的未硬化部分22b。
如圖11所示，在光掩模30b被除去之后，進行顯影工序，以除去光 敏樹脂20b的未硬化部分22b，同時僅僅剩下光敏樹脂20b的硬化部分 21b。
如圖lm所示，使用光敏樹脂20b的硬化部分21b作為抗蝕劑，刻蝕 第一銅箔層12，由此在其上形成嵌入電容器的下電極層12a和電路圖形 12b。
如圖ln所示，光敏樹脂20b的硬化部分21b被除去。在層疊了絕緣 層之后，執行電路圖形形成、抗焊劑形成、鎳/金電鍍和外部結構形成 工序，由此產生包括嵌入電容器的PCB 10。
在美國專利號6，349，456中示意地公開了制造包括嵌入電容器的 PCB IO的常規工序。
其間，最近，根據高頻系統需要的頻率增加要求安裝在PCB上的 無源元件如電容器的自共振頻率(SRF)增加。而且，在用于穩定電源 的去耦電容器中，必須減小高頻時的阻抗。為了增加電容器的SRF和減小高頻時的阻抗，能夠減小電容器中
的寄生電感的嵌入電容器的需要在增長。在PCB設計中，由于電路圖形
的集成度連續地增加，因此電路圖形必須被制得精細。
但是，在包括嵌入電容器的常規PCB 10中，如圖lk所示，在曝光 工序過程中，在光掩模30b和光敏樹脂20b之間發生表面水平面變化， 在光掩模30b的黑色印刷部分32b的拐角處引起紫外線40c的衍射。由此， 如圖ll所示，常規PCB對于光敏樹脂20b的圖形寬度具有不合需要下限。
因此，如圖2所示，不希望地，表示電路圖形12b的寬度和電路圖 形12b之間的間距的L/S (線/間距)值具有75pm/75^im的極限值，電路 圖形12b形成在其上形成下電極層12a的層上。
此外，如圖lj所示，在包括嵌入電容器的常規PCB IO中，在介質 層13a的壁上必須涂敷光敏樹脂20b，以便在刻蝕第一銅箔層，形成下電 極層12a和電路圖形12b的工序過程中保護介質層13a。由此，如圖ln所 示，部分下電極層12a從上電極層14a和介質層13a突出。
在高頻環境中下電極層12a的突起起導體作用，引起寄生電感，導 致電子產品的電性能變差。

發明內容
本發明提供一種制造包括嵌入電容器的PCB的方法。該方法包括 (A)在絕緣層上形成下電極層和在下電極層周圍形成電路圖形；(B) 在下電極層和電路圖形上形成光敏介質材料，以及在光敏介質材料上 層疊銅箔層；(C)通過光刻工藝刻蝕銅箔層，以便在對應于下電極層 的位置中的部分銅箔層上形成上電極層；以及(D)使用上電極層作為 掩模曝光和顯影光敏介質材料，以便在光敏介質材料上形成介質層。優選，該方法還包括(E)在下電極層和電路圖形之間封裝絕緣樹 脂以在步驟(A)之后修平包含下電極層和電路圖形的層的表面。


從下面結合附圖的詳細說明將更清楚地理解本發明的上述及其他 目的、特點以及其他優點，其中
圖la至ln是說明制造包括嵌入電容器的PCB的常規工序的剖面
圖2是通過圖la至ln的工序制造的包括嵌入電容器的PCB的下電 極層的平面圖3是根據本發明的第一實施例包括嵌入電容器的PCB的剖面圖； 圖4a至4o是說明根據本發明的第一實施例制造包括嵌入電容器的
PCB的工序；
圖5是通過圖4a至4o的工序制造的包括嵌入電容器的PCB的下電
極層的平面圖6a至6q是說明根據本發明的第二實施例制造包括嵌入電容器的 PCB的工序；以及
圖7a至7o是說明根據本發明的第三實施例制造包括嵌入電容器的 PCB的工序。
具體實施例方式
下面，將參考附圖詳細描述根據本發明的包括嵌入電容器的PCB 及其制造方法。在本發明的附圖中，僅僅PCB的一側被處理，但是實際 上PCB的兩側都被處理。
圖3是根據本發明的第一實施例包括嵌入電容器的PCB的剖面圖。
如圖3所示，PCB 100包括根據本發明的嵌入電容器，包括絕緣層 111、形成在絕緣層lll上的下電極層112a和電路圖形112b、形成在下電 極層112a上的介質層113a、形成在介質層113a上的上電極層114a以及下電極層112a和電路圖形112b之間封裝的絕緣樹脂115。
在電路層之間插入絕緣層lll，以使電路層互相絕緣。優選，它由 增強材料如紙、玻璃纖維或玻璃非織物和熱固性樹脂如環氧樹脂、聚 酰亞胺或雙馬來酰亞胺三嗪(BT)樹脂制成。
下電極層112a形成在絕緣層lll上并用作嵌入電容器的電極。在本 實施例中，優選在絕緣層lll上形成的銅箔層或鍍銅層經受光刻工序， 以形成下電極層112a。
電路圖形112b形成在絕緣層lll上的下電極層112a周圍并用作用 于PCB 100的電信號的路徑。在本實施例中，優選在絕緣層lll上形成 的銅箔層或鍍銅層經受光刻工序，以形成與下電極層112—致的電路圖 形112b。
介質層113a形成在下電極層112a且由具有高介電常數的材料制 成，以為電容器提供高電容量。在本實施例中，優選介質層113a由與紫 外線起反應的光敏介質材料制成。
上電極層114a形成在介質層113a上且與下電極層112a—樣用作嵌 入電容器的電極。在本實施例中，優選在介質層上形成的銅箔層或鍍 銅層經歷光刻工序，以形成上電極層114a。
在下電極層112a和電路圖形112b之間封裝絕緣層115，以使下電極 層112a和電路圖形112b互相絕緣。此外，在下電極層112a和電路圖形 112b之間封裝絕緣樹脂115，以修平所得層的表面，由此有助于在下電 極層112a和電路圖形112b上均勻的涂敷光敏介質材料。
圖4a至4o是說明根據本發明的第一實施例制造包括嵌入電容器的 PCB工序的剖面圖，其中采用減法(subtractive)工序形成電路圖形。此外，圖5是包括通過圖4a至4o的工序制造的嵌入電容器的PCB的下電 極層的平面如圖4a所示，準備其中在絕緣層111上形成第一銅箔層112的襯底。 在該圖中，圖示了其中在襯底的一側上形成銅箔層的結構，但是根據 目的或應用可以使用其中在內層上形成預定電路圖形和通孔的多層襯 底。
如圖4b所示，在第一銅箔層112上形成光敏膜120a(例如，干膜)。
如圖4c所示，其上形成預定電路圖形的光掩模130a被緊密地粘附 到光敏膜120a，隨后用紫外線140a照射。在此階段，紫外線140a透過光 掩模130a的未印刷部分131a，在光掩模130a的下面形成光敏膜120a的硬 化部分121a。紫外線140a沒有透過光掩模1130a的黑色印刷部分132a， 由此在光掩模1130a的下面剩下光敏膜120a的未硬化部分122a。
如圖4d所示，在光掩模130a被除去之后，進行顯影工序，以除去 光敏膜120a的未硬化部分122a，而僅僅剩下光敏膜120a的硬化部分 121a。
如圖4e所示，使用光敏膜120a的硬化部分121a作為抗蝕劑，刻蝕 第一銅箔層H2，由此在其上形成嵌入電容器的下電極層112a和電路圖 形112b。
如圖4f所示，除去光敏膜120a的硬化部分121a。
如圖4g所示，在下電極層112a和電路圖形112b之間封裝絕緣樹脂 115，由此修平所得層的表面。如果部分絕緣樹脂115比下電極層112a 或電路圖形112b突出更高，那么使用拋光輪除去絕緣樹脂115的突起， 由此修平包含下電極層112a和電路圖形112b的所得層的表面。如圖4h所示，在下電極層112a、電路圖形112b和絕緣樹脂115上涂 敷光敏介質材料113。
在另一實施例中，如果光敏介質材料113具有良好的流動性，那么 由于可以在圖4h中的下電極層112a和電路圖形112b之間封裝光敏介質 材料113，因此可以省略圖4g所示的絕緣樹脂115的封裝。
如圖4i所示，在光敏介質材料113上層疊第二銅箔層114。
如圖4j所示，在第二銅箔層114上形成光敏膜120b。
如圖4k所示，其上形成預定電路圖形的光掩模130b被緊密地粘附 到光敏膜120b，隨后用紫外線140b照射。在此階段，紫外線140b透過 光掩模130b的未印刷部分131b，在光掩模130b的下面形成光敏膜120b 的硬化部分121b。紫外線140b沒有透過光掩模130b的黑色印刷部分 132b，由此在光掩模1130b的下面剩下光敏膜120b的未硬化部分122b。
如圖41所示，在光掩模130b被除去之后，進行顯影工序，以除去 光敏膜120b的未硬化部分122b，而僅僅剩下光敏膜120b的硬化部分 121b。
如圖4m所示，使用光敏膜120b的硬化部分121b作為抗蝕劑刻蝕第 二銅箔層114，由此在其上形成嵌入電容器的上電極層1114a。
如圖4n所示，在光敏膜120b的硬化部分121b被除去之后，使用上 電極層1140a作為掩模在光敏介質材料113上照射紫外線140c。在此階 段，其上未形成上電極層114a的部分光敏介質材料113吸收紫外線 ， 以形成在使用特殊溶劑(例如，GBL (y-丁內酯))的顯影工序過程 中能夠被分解的反應部分113b。其上形成上電極層114a的光敏介質材料，導致未反應部分1113a的形成。
如圖4o所示，進行顯影工序，以除去由于紫外線反應的光敏介質 材料113的部分113b，由此在光敏介質材料U3上形成嵌入電容器的介 質層113a。
接著，執行絕緣層層疊、電路圖形形成、抗焊劑形成、鎳/金電鍍 和外部結構形成工序，由此產生包括嵌入電容器的PCB 100。
如上所述，在根據本發明的第一實施例包括嵌入電容器的PCB 100 中，由于在下電極層112a形成之后形成介質層113a和上電極層114a，因 此由下電極層112a、介質層113a和上電極層114a構成的嵌入電容器具有 如圖4o所示的平坦的壁。換句話說，下電極層112a沒有從介質層113a 和上電極層114a突出。
此外，在根據本發明的第一實施例包括嵌入電容器的PCB 100中， 由于在第一銅箔層112上形成下電極層112a和電路圖形112b之后形成介 質層113a和上電極層114a，因此在圖4c的步驟紫外線140a的衍射是無關
緊要的。
由此，如圖5所示，根據本發明的第一實施例包括嵌入電容器的 PCB 100具有20^n/20pm的L/S (線/間距)值，L/S (線/間距)值表示 根據下電極層112a形成的電路圖形112b的寬度和電路圖形112b之間的 間距。在形成典型PCB的電路圖形的工序中上述值是極限值。
圖6a至6q是說明根據本發明的第二實施例制造包括嵌入電容器的 PCB的工序，其中采用半加法(additive)工序形成電路圖形。
如圖6a所示，由增強材料和熱固性樹脂構成的絕緣層211被制備作 為襯底。在該圖中，圖示了用作襯底的絕緣層211，但是根據目的或應用可以使用其中在內層上形成預定電路圖形212b和通孔以及然后在其 上層疊絕緣層的多層襯底。
如圖6b所示，在絕緣層211上形成非電鍍鍍銅層212-1。
例如，可以通過催化劑(catalyst)淀積工藝形成非電鍍鍍銅層 212-1，催化劑(catalyst)淀積工藝包括脫脂、軟刻蝕、預催化劑處理、 催化劑處理、加速、非電鍍鍍銅和抗氧化步驟。
另外，可以通過濺射工序形成非電鍍鍍銅層212-1，其中氣體離子 顆粒(例如通過等離子體等產生的Ar+)與銅耙碰撞在絕緣層211上形成 非電鍍鍍銅層212-1。
如圖6c所示，在非電鍍鍍銅層212-l上涂敷光敏膜220a。
如圖6d所示，其上形成了預定電路圖形的光掩模230a被緊密地粘 附到光敏膜220a，隨后用紫外線240a照射。在此階段，紫外線240a透過 光掩模230a的未印刷部分231a,在光掩模230a的下面形成光敏膜220a 的硬化部分221a。紫外線240a沒有透過光掩模1230a的黑色印刷部分 232a，因此在光掩模230a的下面剩下光敏膜220a的未硬化部分222a。
如圖6e所示，在光掩模230a被除去之后，進行顯影工序，以除去 光敏膜220a的未硬化部分222a，而僅僅剩下光敏膜220a的硬化部分 221a。
如圖6f所示，使用光敏膜220a的硬化部分221a作為電鍍抗蝕劑進行 電解銅電鍍工序，由此在非電鍍鍍銅層212-1上形成電解銅電鍍層 212a-2， 212b-2。
在此階段，襯底被浸于鍍銅槽中，然后使用DC整流器(直流整流器)進行電解銅電鍍工序，以便形成電解銅電鍍層212a-2， 212b-2。優
選通過一種方法進行電解銅電鍍工序，在該方法中基于待用銅電鍍的 襯底的計算面積由DC整流器施加合適量的電流至襯底，由此在襯底上 淀積銅。
電解銅電鍍工序是有利的，其中電解銅電鍍層具有優于非電鍍鍍 銅層的物理性能，以及它容易形成厚的鍍銅層。
用于銅電鍍的分開引入(Separate incoming)線可以用來形成電解 銅電鍍層212a-2， 212b-2。但是，在本發明中，優選使用非電鍍鍍銅層 212-l作為用于形成電解銅電鍍層212a-2， 212b-2的輸入線。
如圖6g所示，光敏膜220a的硬化部分221a被除去。
如圖6h所示，執行快速刻蝕工序，以便除去其上不形成電解銅電 鍍層212a-2， 212b-2的非電鍍鍍銅層212-l。由此，在非電鍍鍍銅層 212a-l， 212b-l和電解銅電鍍層212a-2， 212b-2上形成嵌入電容器的下電 極212a和電路圖形212b。
如圖6i所示，在下電極層212a和電路圖形212b之間封裝絕緣樹脂 215，由此修平所得層的表面。如果部分絕緣樹脂215比下電極層212a 或電路圖形212b突出更高，那么使用拋光輪除去絕緣樹脂215的突起， 由此修平包含下電極層212a和電路圖形212b的所得層的表面。
如圖6j所示，在下電極層212a、電路圖形212b和絕緣樹脂215上涂 敷光敏介質材料213。
與第一實施例一樣，如果光敏介質材料213具有良好的流動性，那 么由于在圖6j中的下電極層212a和電路圖形212b之間可以封裝光敏介 質材料213，因此可以省略圖6i所示的絕緣樹脂215的封裝。如圖6k所示，在光敏介質材料213上層疊銅箔層214。
如圖61所示，在銅箔層214上涂敷光敏膜220b。
如圖6m所示，其上形成了預定電容器圖形的光掩模230b被緊密地 粘附到光敏膜220b，隨后用紫外線240b照射。在此階段，紫外線240b 透過光掩模230b的未印刷部分231b，在光掩模230b的下面形成光敏膜 220b的硬化部分221b。紫外線240b沒有透過光掩模1230b的黑色印刷部 分232b，由此在光掩模230b的下面剩下光敏膜220b的未硬化部分222b。
如圖6n所示，在光掩模230b被除去之后，進行顯影工序，以除去 光敏膜220b的未硬化部分222b，而僅僅剩下光敏膜220b的硬化部分 221b。
如圖6o所示，使用光敏膜220b的硬化部分221b作為抗蝕劑，刻蝕 第二銅箔層214，由此在其上形成嵌入電容器的上電極層1214a。
如圖6p所示，在光敏膜220b的硬化部分221b被除去之后，使用上 電極層1140a作為掩模，在光敏介質材料213上照射紫外線240c。在此階 段，其上未形成上電極層214a的部分光敏介質材料213吸收紫外線240c， 以形成在使用特殊溶劑(例如，GBL (Y-丁內酯))的顯影工序過程 中能夠被分解的反應部分213b。其上形成上電極層214a的光敏介質材料 213的其他部分不吸收紫外線240c，導致未反應部分1213a的形成。
如圖6q所示，進行顯影工序，以除去通過紫外線硬化的光敏介質 材料213的部分213b，由此在光敏介質材料213上形成嵌入電容器的介 質層213a。
接著，執行絕緣層層疊、電路圖形形成、抗焊劑形成、鎳/金電鍍和外部結構形成工序，由此產生包括嵌入電容器的PCB 200。
與第一實施例一樣，在根據本發明的第二實施例包括嵌入電容器
的PCB 200中，由于在下電極層212a形成之后形成介質層213a和上電極 層214a，因此可以在非電鍍鍍銅層212b-l和電解銅電鍍層212b-2上形成 微電路圖形212b，而下電極層212a不從介質層213a和上電極層214a突出。
圖7a至7o是說明根據本發明的第三實施例制造包括嵌入電容器的 PCB的工序，其中采用全加法(full additive)工序形成電路圖形。
如圖7a所示，由增強材料和熱固性樹脂構成的絕緣層311被制備作 為襯底。在該圖中，圖示了用作襯底的絕緣層311,但是根據目的或應 用可以使用其中在內層形成預定電路圖形212b和通孔然后在其上層疊 絕緣層的多層襯底。
如圖7b所示，在絕緣層311上涂敷光敏膜320a。
如圖7c所示，其上形成了預定電路圖形的光掩模330a被緊密地粘 附到光敏膜320a，接著用紫外線340a照射。在此階段，紫外線340a透過 光掩模330a的未印刷部分331a，在光掩模330a的下面形成光敏膜320a 的硬化部分321a。紫外線340a沒有透過光掩模1330a的黑色印刷部分 332a，由此在光掩模330a的下面剩下光敏膜320a的未硬化部分322a。
如圖7d所示，在光掩模330a被除去之后，進行顯影工序，以除去 光敏膜320a的未硬化部分322a，而僅僅剩下光敏膜320a的硬化部分 321a。
如圖7e所示，使用光敏膜320a的硬化部分321a作為電鍍抗蝕 進 行非電鍍鍍銅工序，由此在絕緣層311上形成嵌入電容器的下電極層
15312a和電路圖形312b。
在這方面，可以通過催化劑淀積和濺射工序實現非電鍍鍍銅層的 形成。
如圖7f所示，光敏膜320a的硬化部分321a被除去。
如圖7g所示，在下電極層312a和電路圖形312b之間封裝絕緣樹脂 315，由此修平所得層的表面。如果部分絕緣樹脂315比下電極層312a 或電路圖形312b突出更高，那么使用拋光輪除去絕緣樹脂315的突起， 由此修平包含下電極層312a和電路圖形312b的所得層的表面。
如圖7h所示，在下電極層312a、電路圖形312b和絕緣樹脂315上涂 敷光敏介質材料313。
如上述第一和第二實施例，如果光敏介質材料313具有良好的流動 性，那么由于在圖7h中的下電極層312a和電路圖形312b之間可以封裝光 敏介質材料313，因此可以省略圖7g所示的絕緣樹脂315的封裝。
如圖7i所示，在光敏介質材料313上層疊第二銅箔層314。
如圖7j所示，在銅箔層314上涂敷光敏膜320b。
如圖7k所示，其上形成了預定電容器圖形的光掩模330b被緊密地 粘附到光敏膜320b，隨后用紫外線340b照射。在此階段，紫外線340b 透過光掩模330b的未印刷部分331b，在光掩模330b的下面形成光敏膜 320b的硬化部分321b。紫外線340b沒有透過光掩模1330b的黑色印刷部 分332b，由此在光掩模330b的下面剩下光敏膜320b的未硬化部分322b。
如圖71所示，在光掩模330b被除去之后，進行顯影工序，以除去光敏膜320b的未硬化部分322b，而僅僅剩下光敏膜320b的硬化部分 321b。
如圖7m所示，使用光敏膜320b的硬化部分321b作為抗蝕劑刻蝕第 二銅箔層314，由此在其上形成嵌入電容器的上電極層314a。
如圖7n所示，在光敏膜320b的硬化部分321b被除去之后，使用上 電極層1140a作為掩模，在光敏介質材料313上照射紫外線340c。在此階 段，其上未形成上電極層314a的部分光敏介質材料313吸收紫外線340c， 形成在使用特殊溶劑的顯影工序過程中能夠被分解的反應部分313b。 其上形成上電極層314a的光敏介質材料313的其他部分不吸收紫外線 340c，導致未反應部分1313a的形成。
如圖7o所示，進行顯影工序以除去光敏介質材料313的部分313b， 由于紫外線反應，由此在光敏介質材料313上形成嵌入電容器的介質層 313a。
接著，執行絕緣層層疊、電路圖形形成、抗焊劑形成、鎳/金電鍍 和外部結構形成工序，由此產生包括嵌入電容器的PCB 300。
與上述第一和第二實施例一樣，在包括根據本發明的第三實施例 的嵌入電容器的PCB 300中，由于在下電極層312a形成之后形成介質層 313a和上電極層314a，因此可以在非電鍍鍍銅層312b-l和電解銅電鍍層 312b-2上形成微電路圖形312b，而下電極層312a不會從介質層313a和上 電極層314a突出。
本發明已經用說明性方法進行了描述，且應當理解使用的術語是 用于描述性而不是限制性。按照上述教導本發明的許多改進和變化是 可能的。因此，應當理解在附加的權利要求的范圍內，除了被具體地 描述之外本發明可以被實踐。如上所述，根據本發明的包括嵌入電容器的PCB及其制造方法是 有利的，其中由于在下電極層和電路圖形形成之后形成介質層和上電 極層，與下電極層結合形成的電路圖形被制得精細。
另一個優點是由于在下電極層和電路圖形形成之后形成介質層和 上電極層，因此部分下電極層不會從介質層和上電極層突出，由此防 止寄生電感的出現。
再一個優點是由于未形成下電極層的不必要部分，因此可以減小 下電極層的尺寸和整個嵌入電容器的尺寸。
又一個優點是由于提供微電路圖形和較小的嵌入電容器，因此根
據本發明的包括嵌入電容器的PCB及其制造方法可以應用于高度集成
和小型化的電子產品。
權利要求
1.一種包括嵌入電容器的印刷電路板的制造方法，包括(A)在絕緣層上形成下電極層和在下電極層周圍形成電路圖形；(B)在下電極層和電路圖形上形成光敏介質材料，以及在光敏介質材料上層疊銅箔層；(C)通過光刻工藝刻蝕銅箔層，以便在對應于下電極層的位置的部分銅箔層上形成上電極層；以及(D)使用上電極層作為掩模，曝光和顯影光敏介質材料，以便在光敏介質材料上形成介質層。
2. 根據權利要求l所述的方法，還包括(E)在下電極層和電路圖 形之間封裝絕緣樹脂，以在步驟(A)之后修平包含下電極層和電路圖 形的層的表面。
3. 根據權利要求1所述的方法，其中在步驟(A)通過減法、半 加法和全減法工藝形成下電極層和電路圖形。
全文摘要
公開了包括嵌入電容器的PCB及其制造方法，其中在嵌入電容器的下電極層形成之后形成介質層和上電極層，由此在具有在其上形成的下電極層的電路層上設置微電路圖形。
文檔編號H05K3/00GK101636042SQ20091016508
公開日2010年1月27日 申請日期2005年4月1日 優先權日2004年12月1日
發明者全皓植, 李碩揆, 柳彰燮, 洪種國 申請人:三星電機株式會社