一種多通道音頻處理器的制造方法
【技術領域】
[0001]本發明涉及音頻處理領域，尤指一種多通道音頻處理器。
【背景技術】
[0002]當前智能機快速發展，各個手機廠商的競爭也越來越激烈。為了使產品更有競爭力，如何更大程度地有效利用手機空間，如何更有效的在保證質量的前提下降低產品成本，是各個手機設計研發公司不斷追求的目標。
[0003]一般來說，手機的聽筒和揚聲器是兩套不同的通路系統，其結構示意圖如圖1所示，在工作過程中，基帶通過聽筒的輸出端EARP和EARN來控制聽筒的輸出，另外通過音頻輸出端Aud1_P和Aud1_N輸出到外部的音頻功率放大器Aud1_PA，并通過該音頻功率放大器Aud1_PA來驅動揚聲器，實現音頻信號的輸出。從圖中可以看出，在該系統中，由于手機的聽筒和揚聲器是兩套獨立的通路，這樣不但會占用比較緊張的系統空間，同時也提高了設計的成本。
[0004]隨著技術的發展，聽筒和揚聲器兩個系統的二合一方案被發明出來，并被逐漸推廣使用，結構示意圖如圖2所示，在工作過程中，基帶通過GP1端口 GP10_0和GP1_l分別控制模擬開關以及音頻功率放大器的啟動和關斷，且二者在同一時間只能選擇一個開啟，即當選擇音頻功率放大器工作的時候，實現音頻播放功能；當選擇模擬開關導通的時候，實現聽筒功能。但是，由于音頻功率放大器一般會選擇效率比較高的D類音頻功率放大器，其輸出端AOUP、AOUN為占空比隨著音頻信號幅度變化的PWM波形，一般高電平可以達到6.5V左右。而模擬開關的電源VDD2—般是由電池直接供電，電壓范圍一般是在3.2V?4.35V之間變化。模擬開關內部電路如圖3所示，第一控制信號EN_SW經過電平轉換器LevelShift實現電壓從VL到VDD2的轉換，其中，VL是基帶的PMIC產生的電源，一般是在1.8V?2.8V之間。當第一控制信號EN_SW經過電平轉換器LevelShift后產生的第二控制信號PDB為高電平VDD2時，模擬開關關閉。
[0005]當模擬開關關閉的時候，MOS管P5的各個端口的波形如圖4所示。圖中MOS管P7和N3器件為音頻處理器內部和端口 INP相連的內部電路，其中二極管D4和D3分別為MOS管P7和N3的寄生二極管。當模擬開關關斷時，MOS管P7和N3 —般都是為關斷狀態，則INP端為高阻態。MOS管P5的柵極電壓控制電壓為VDD2，當OUP端的輸出電平VDD3 ^ VDD2+Vth時(其中，Vth為Pl的導通閾值)，Pl管可以完全關斷。OUP端的電壓變化，對INP端沒有影響。寄生二極管D4不會有反灌電流，由于OUP到INP的通路被完全隔絕，所以OUP端的電平對音頻處理器內部電路沒有影響。但是當VDD3>VDD2+Vth時，雖然模擬開關的柵極控制電壓為VDD2，MOS管Pl依然處于導通狀態。輸出端OUP的電平可以直接傳輸到INP端。由于電源VDDl的電平一般為1.8V?2.8V，當OUP輸出高電平VDD3時，由于VDD3的值遠大于VDDl和寄生二極管D4的導通閾值，即:VDD3?VDDl+Vth_D4。所以，VDD3會通過MOS管P5在D4端產生很高的電流，反灌到電源VDDl端。D4的反灌電流如圖5所示。反灌電流的存在，很容易導致音頻處理器內部器件的損壞。
[0006]同時，音頻處理器內部和INP相連的器件，一般都是低壓器件，關態擊穿電壓點一般會比較低。當OUP端的高電平傳遞到音頻處理器內部時，同樣會有導致不可恢復的N3被擊穿損壞的風險。
[0007]另外，由于反灌電流的存在，OUP端在高電平輸出時，電壓被迅速拉低，導致輸出波形的變形、失真，極度惡化了音頻信號的品質。同樣，由于VDDl在瞬間被灌入電流，極易導致VDDl的電壓狀態的紊亂，進而導致整個系統的工作異常。

【發明內容】

[0008]針對上述問題，本發明旨在提供一種多通道音頻處理器，其在原有的聽筒和揚聲器兩個系統二合一的基礎上添加了高電平檢測模塊，有效地解決了音頻處理模塊中電流反灌的問題。
[0009]本發明提供的技術方案如下:
[0010]一種多通道音頻處理器，包括:音頻處理模塊、用于控制聽筒輸出信號通斷的模擬開關模塊、用于控制音頻輸出信號的功率放大和通斷的音頻功率放大模塊、最高電平檢測模塊和用于輸出所述聽筒輸出信號或所述音頻輸出信號的音頻輸出模塊，其中，
[0011]所述模擬開關模塊的輸入端與所述音頻處理模塊的聽筒輸出端連接，且所述模擬開關模塊的通斷由所述音頻處理模塊輸出的第一控制信號控制；
[0012]所述音頻功率放大模塊的輸入端與所述音頻處理模塊的音頻輸出端連接，且所述音頻功率放大模塊的通斷由所述音頻處理模塊輸出的第二控制信號控制；
[0013]所述音頻輸出模塊的輸入端分別與所述模擬開關模塊和所述音頻功率放大模塊的輸出端連接；
[0014]所述最高電平檢測模塊分別與所述模擬開關模塊和所述音頻功率放大模塊連接，所述最高電平檢測模塊分別獲取所述模擬開關模塊的第一輸出電平和第二輸出電平、以及所述音頻功率放大模塊的電源電平，并將獲取的三個電平值進行比對得到最高電平值，且將所述最高電平值作為所述模擬開關模塊的輸出電平。
[0015]在本技術方案中，高電平檢測模塊將模擬開關模塊的第一輸出電平和第二輸出電平、以及所述音頻功率放大模塊的電源電平進行比較，并將電平值最高的作為模擬開關模塊的輸出，這樣不再會出現電流反灌的問題。
[0016]優選地，所述最高電平檢測模塊中包括兩路高電平選擇電路，其中，第一路高電平選擇電路將所述模擬開關模塊的第一輸出電平和第二輸出電平進行比對，并將較大的電平值作為輸出；第二路高壓電平選擇電路將所述第一高電平選擇電路輸出的電平值與所述音頻功率放大模塊的電源電平進行對比，并將較大的電平值作為輸出，以實現將三個電平值中的最高電平值作為輸出。
[0017]優選地，所述最高電平檢測模塊中包括兩路高電平選擇電路，其中，第一路高電平選擇電路將所述模擬開關模塊的第一輸出電平和所述音頻功率放大模塊的電源電平進行比對，并將較大的電平值作為輸出；第二路高壓電平選擇電路將所述第一高電平選擇電路輸出的電平值與所述模擬開關模塊的第二輸出電平進行對比，并將較大的電平值作為輸出，以實現將三個電平值中的最高電平值作為輸出。
[0018]優選地，所述最高電平檢測模塊中包括兩路高電平選擇電路，其中，第一路高電平選擇電路將所述音頻功率放大模塊的電源電平和所述模擬開關模塊的第二輸出電平進行比對，將較大的電平值作為輸出；第二路高壓電平選擇電路將所述第一高電平選擇電路輸出的電平值與所述模擬開關模塊的第一輸出電平進行對比，并將較大的電平值作為輸出，以實現將三個電平值中的最高電平值作為輸出。
[0019]在本技術方案中，在最高電平檢測模塊中設置了兩路高電平選擇電路，將獲取的三個電平值兩兩進行比較，直到比較出最高電平值，再將該最高電平值作為輸出。
[0020]優選地，所述高電平選擇電路中包括:第一電阻、第二電阻、第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、施密特觸發器、第一反相器、第二反相器以及第三反相器，其中；
[0021]所述第一電阻的一端與第一外界輸入電平連接，另一端與第一晶體管的源極連接；所述第二電阻的一端與第二外界輸入電平連接，另一端與第二晶體管的源極連接；所述第一晶體管的柵極與漏極連接；所述第二晶體管的柵極與第一晶體管的柵極連接，漏極與施密特觸發器的輸入端連接；所述施密特觸發器的輸出端與第一反相器的輸入端連接；所述第一反相器的輸出端與第二反相器的輸入端連接；所述第二反相器的輸出端分別與第三反相器的輸入端和第四晶體管的柵極連接；所述第三反相器的輸出端與第三晶體管的柵極連接；所述第三晶體管的漏極與所述第四晶體管的漏極連接并作為所述高電平選擇電路的輸出端；
[0022]所述第五晶體管的漏極與第一晶體管的漏極連接，柵極與第六晶體管的柵極連接，源極與第六晶體管的源極連接并接地；所述第六晶體管的漏極與第二晶體管的漏極連接;
[0023]所述施密特觸發器、第一反相器、第二反相器和第三晶體管分別與第一外界輸入電平連接；所述第三反相器和第四晶體管分別與第二外界輸入電平連接；所述第五晶體管和第六晶體管的柵極與偏置電壓連接。
[0024]優選地，所述第三晶體管和所述第四晶體管上包括第一寄生二極管和第二寄生二極管，所述第一寄生二極管并聯在所述第三晶體管的漏極和源極兩端，所述第二寄生二極管并聯在所述第四晶體管的漏極和源極兩端。
[0025]優選地，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管為NMOS晶體管；所述第五晶體管和第六晶體管為PMOS晶體管。
[0026]在本發明提供的多通道音頻處理器中，通過最高電平檢測模塊實現對模擬開關模塊的第一輸出電平和第二輸出電平、以及所述音頻功率放大模塊的電源電平的實時監測，