一種多處理器的數字音頻矩陣控制設備及方法
【技術領域】
[0001]本發明涉及數字音頻矩陣控制方法，尤其涉及一種多處理器的數字音頻矩陣控制設備及方法。
【背景技術】
[0002]目前，數字音頻矩陣的系統功能越來越復雜，性能要求越來越高。當音頻處理系統采用多處理器協同運作以滿足更高的性能需求時，處理器間的控制功能如何協同運作成為一個突出問題。

【發明內容】

[0003]為了解決現有技術中的問題，本發明提供了一種多處理器的數字音頻矩陣控制設備及方法。
[0004]本發明提供了一種多處理器的數字音頻矩陣控制設備，包括SPI總線、主控ARM芯片、第一 Flash存儲模塊和DSP模塊，所述DSP模塊包括DSP芯片和第二 Flash存儲模塊，其中，所述第一 Flash存儲模塊與所述主控ARM芯片連接，所述第二 Flash存儲模塊與所述DSP芯片連接，所述主控ARM芯片通過所述SPI總線與所述DSP芯片連接，所述DSP模塊至少有二個。
[0005]作為本發明的進一步改進，所述DSP模塊有八個。
[0006]本發明還提供了一種多處理器的數字音頻矩陣控制方法，包括以下步驟:
51、將權利要求1所述的多處理器的數字音頻矩陣控制設備進行初始化；
其中，步驟SI包括以下子步驟:
5101、所述主控ARM芯片上電后，從所述第一Flash存儲模塊中加載執行程序；
5102、所述主控ARM芯片檢測各個所述DSP芯片的在位情況，按硬件順序復位各個所述DSP芯片，所述DSP芯片上電并從與其連接的所述第二 Flash存儲模塊中載入執行代碼；
5103、所述主控ARM芯片加載所述第一Flash存儲模塊中的配置參數，在等待所述DSP芯片初始化完成后，通過控制通道給各所述DSP芯片分配一個獨立ID編號，作為通信對象的識別，最后將不同的參數配置按照一定規則，分發到各個所述DSP芯片；
5104、各個所述DSP芯片通過接收識別不同的ID編號和不同的配置參數形成不同的業務流程分支，實現對音頻的不同處理方式；
52、運行時通信；
53、升級。
[0007]作為本發明的進一步改進，步驟S2包括以下子步驟:
5201、控制終端通過網絡將各種控制命令輸入所述主控ARM芯片，所述主控ARM芯片在經過解析處理過后，按需求分配，形成控制數據流，通過所述SPI總線發送至各個所述DSP芯片，同時，所述主控ARM芯片根據需要，將配置參數信息保存至第一Flash存儲模塊中。
[0008]作為本發明的進一步改進，步驟S2包括以下子步驟:
5202、當所述DSP芯片需要向所述主控ARM芯片或所述控制終端回復或上報消息時，形成控制數據流通過SPI總線發送至所述主控ARM芯片。
[0009]作為本發明的進一步改進，步驟S202中，所述DSP芯片將待傳輸的數據提前準備好，等待所述主控ARM芯片發起SPI傳輸，所述DSP芯片得到中斷事件，數據傳輸在中斷服務程序完成。
[0010]作為本發明的進一步改進，步驟S3包括以下子步驟:
5301、所述控制終端通過網絡發送ARM升級或參數文件，由所述主控ARM芯片解析并對第一 Flash存儲模塊進行燒寫。
[0011 ]作為本發明的進一步改進，步驟S3包括以下子步驟:
5302、所述控制終端通過網絡發送DSP升級程序文件，由所述主控ARM芯片解析發至相應的所述DSP芯片，所述DSP芯片對與其連接的第二 Flash存儲模塊進行燒寫。
[0012]本發明的有益效果是:打通了從主控ARM芯片到各個DSP芯片間的控制數據通道，主控ARM芯片和多個DSP芯片之間形成了可靠通信，實現了主控ARM芯片對多個DSP芯的控制并接收回復數據的功能，有利于多處理器的協同運作。
【附圖說明】
[0013]圖1是本發明一種多處理器的數字音頻矩陣控制設備的硬件框圖。
【具體實施方式】
[0014]下面結合【附圖說明】及【具體實施方式】對本發明進一步說明。
[0015]如圖1所示，一種多處理器的數字音頻矩陣控制設備，包括SPI總線、主控ARM芯片
3、第一Flash存儲模塊4和DSP模塊，所述DSP模塊包括DSP芯片5和第二 Flash存儲模塊6，其中，所述第一Flash存儲模塊4與所述主控ARM芯片3連接，所述第二Flash存儲模塊6與所述DSP芯片5連接，所述主控ARM芯片3通過所述SPI總線與所述DSP芯片5連接，所述DSP模塊至少有二個。
[0016]如圖1所示，所述DSP模塊可以有2、3、4、5、6、7、8甚至更多個，所述DSP模塊優選設置8個，即共有8個DSP芯片5和8個第二Flash存儲模塊6，每個DSP芯片5均連接一個獨立的第二 Flash存儲模塊6。
[0017]所使用的主控ARM芯片3和所述DSP芯片5的主頻高達450MHz，所述DSP芯片5的型號為C6748，可以支持較復雜協議的運行。
[0018]本發明提供的一種多處理器的數字音頻矩陣控制設備，完善了音頻處理器軟件、硬件平臺，對于多核心處理器的應用提供了可能，便于高效研發，SP1、I2C、UART等接口已在市場上眾多產品、不同平臺中成熟應用，具有很強的穩定性和完善性。
[0019]相較于其他接口，SPI接口優點有:驅動配置簡單，便于研發的快捷;可達到兆級傳輸帶寬，傳輸速率更快，對各項業務的處理都可以及時響應；因其主從工作方式，適用于一主多從的通信方式，便于多核心處理器的擴展;對于每個從設備都有獨立的片選，準確性更尚O
[0020]本發明提供的一種多處理器的數字音頻矩陣控制設備，在同一SPI總線上掛載I顆主控ARM芯片3和8顆所述DSP芯片5，每顆處理器芯片都有一個獨立的FLASH存儲模塊主控ARM芯片3的FLASH第一 Flash存儲模塊4用來存儲加載用的程序和所有配置參數。DSP芯片5的第二 Flash存儲模塊6只用來存儲程序。
[0021]主控ARM芯片3作為SPI主設備，8顆DSP芯片5均為從設備。主控ARM芯片3通過通信協議輪流與8顆DSP芯片5進行三段交互，傳輸控制數據流。
[0022]主控ARM芯片3通過通信協議輪流與8顆DSP芯片5進行三段交互的分解流程為: 第一段，主控ARM芯片3先向DSP芯片5發送待發送數據長度和可接收數據的空間大小，
接收發送以主端為參照。
[0023]第二段，DSP芯片5接收第一段數據后，將其與本端待發送數據長度和可接受數據的空間大小分別比較，將結果發送給主控ARM芯片3，主控ARM芯片3從DSP芯片5接收到實際可發送和可接收的有效數據長度。
[0024]第三段，利用SPI全雙工特性，主控ARM芯片3和DSP芯片5同時收發數據，數據長度由第二段所得結果決定，然后兩端分別對有效數據進行處理。
[0025]接下來該DSP芯片5準備接收下一次交互，主控ARM芯片3與下一顆DSP芯片5進行交互。主控ARM芯片3以輪詢方式對8顆DSP芯片5分別進行交互。
[0026]第一段和第二段交互，所傳總長均為4字節，第三段所傳數據長度是變長，由第二段結果決定，做到了即節省額外開銷，又可變長傳輸，增加了總體數據吞吐量，減少了 CPU的資源消耗。
[002