專利名稱：異步傳送模式信元解擾電路的制作方法
技術領域：
本發明涉及解擾電路，特別是用于ATM(異步傳送模式)信元的解擾電路。
在常規ATM傳輸系統中，使用ATM信元擾頻電路以使接收終端以信元同步形式與一序列信元同步，由ATM信元解擾電路根據諸如″自同步擾頻器″，ANSI T1.646-1995 11.3之類的標準對擾頻信息解擾。圖5示出信元解擾電路模塊的結構。參考圖5，描述信元解擾電路模塊1的工作。參見圖5，一個擾頻ATM信元序列101和一個與ATM信元序列101同步并由信元同步電路(未示出)提取的信元首標信號103輸入到信元解擾電路2。當擾頻ATM信元的信元同步狀況是全同步或是預同步時，信元解擾電路2對除由與使用生成多項式X43+1的自同步擾頻方法對應的信元首標信號103表示的其定時數據外的擾頻ATM信元序列101解擾。信元解擾電路2輸出該結果作為解擾ATM信元序列102。“自同步擾頻器”把輸入數據與生成多項式的最大次數項相乘并將該結果除以生成多項式″。換句話說，信元擾頻器把輸入數據與X43相乘，然后把其結果除以X43+1。因此，信元擾頻器輸出一個48字節的擾頻結果。
圖6示出信元解擾電路2的結構。解擾的ATM信元序列101被送到一個43級移位寄存器21。當阻斷信號103無效時，該43級移位寄存器21移位擾頻ATM信元序列101。當阻斷信號103有效時，該43級移位寄存器不對擾頻ATM信元序列101移位。43級移位寄存器21在43個級中延遲擾頻ATM信元序列101。當阻斷信號103無效時，加法電路22輸出43級移位寄存器21中的延遲數據與擾頻ATM信元序列101的相加結果。當阻斷信號103有效時，加法電路22輸出擾頻ATM信元序列。
圖7示出擾頻ATM信元序列與由常規解擾電路進行的解擾操作之間的關系。參見圖7，每個ATM信元由一個首標部分(5字節)和一個有效負載部分(48字節)組成。因此，每個ATM信元的長度是53字節。ATM信元序列包含在更高層中使用的必需ATM信元和諸如空閑信元(空白信元)和未分配信元之類的非必需ATM信元。信元解擾電路僅對擾頻ATM信元序列每個ATM信元的有效負載部分(除首標部分之外)解擾，而與該ATM信元是必需的還是非必需的無關。信元解擾電路通過阻斷該信元擾頻ATM信元序列來輸出解擾的ATM信元序列。
常規ATM信元解擾電路對所有擾頻ATM信元解擾。因此，常規ATM信元解擾電路對未在更高層中使用的非必需ATM信元(例如空閑信元和未分配信元)解擾。結果是，由于對非必需的ATM信元進行解擾操作而增加了電路的功耗。
鑒于上述觀點做出了本發明。本發明的一個目的是提供一種信元解擾電路，對諸如未在更高層中使用的空閑信元和未分配信元之類的非必需ATM信元停止信元解擾操作一預定時段，以便對必需的ATM信元正常解擾并因此而降低電路功耗。
本發明的第一方面是一種ATM信元解擾電路，用于檢測處在每個信元預同步或全同步狀態下的擾頻ATM信元序列每個信元的首標部分和有效負載部分，對有效負載部分解擾，和輸出解擾的ATM信元序列，該電路包括用于確定每個ATM信元是否是未在ATM通信的更高層中使用的非必需ATM信元的裝置，以便在一預定時段停止信元解擾操作。
該預定時段是指剛好在非必需ATM信元的首標部分之后到對下一個ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
當非必需的ATM信元連續出現時，該預定時段是指剛好在第一非必需ATM信元的首標部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
本發明的第二方面是一種ATM信元解擾電路，用于檢測處在每個信元預同步或全同步狀態下的擾頻ATM信元序列每個信元的首標部分和有效負載部分，對有效負載部分解擾，和輸出解擾的ATM信元序列，該電路包括一個信元首標碼型提取裝置，用于輸入擾頻ATM信元序列和一個信元首標信號；一個非必需信元檢測裝置，用于輸入由信元首標碼型提取裝置提取的信元首標碼型并輸出非必需信元檢測信號；一個非必需信元定時分配裝置，用于輸入信元首標信號和擾頻ATM信元序列并輸出信元解擾器阻斷信號和與非必需信元檢測信號對應的信元擾頻器輸入數據；和一個信元解擾器電路，用于對與信元解擾器阻斷信號對應的信元解擾器輸入數據解擾。
根據本發明，檢測諸如未在更高層中使用的空閑信元和未分配信元之類的非必需ATM信元。針對這些非必需ATM信元停止信元解擾操作。因此，由于僅對必需信元進行信元解擾操作，可降低電路功耗。
按照下面如附圖所示的本發明最佳模式實施例的詳細描述將使本發明的這些和其它目的、特性和優點變得更加顯而易見。


圖1是根據本發明一個實施例的信元解擾電路結構的方框圖；圖2是圖1所示的信元解擾器阻斷信號產生裝置3的結構實例的方框圖；圖3是說明根據本發明該實施例的解擾電路操作的定時圖；圖4是說明根據本發明另一個實施例的信元解擾電路操作實例的定時圖；圖5是常規信元解擾電路結構的方框圖；圖6是圖5所示信元解擾電路2的結構實例的方框圖；和圖7是說明常規信元解擾電路操作的定時圖。
下面參考附圖描述本發明的一個實施例。
圖1是根據本發明一個實施例的信元解擾電路結構的方框圖。為簡化起見，在圖1中，與圖5中那些相同的部分用相同參考標號表示并省略對其描述。在圖1中，信元解擾電路包括信元解擾器阻斷信號產生裝置3和信元解擾電路2。信元解擾器阻斷信號產生裝置3輸入擾頻ATM信元序列101和信元首標信號。信元解擾電路2輸入從信元解擾器阻斷信號產生裝置3接收的信元解擾器輸入數據101′和信元解擾器阻斷信號103′。信元解擾電路2對已在發送側被擾頻的ATM信元序列解擾并輸出解擾的ATM信元序列。
圖1所示結構與圖5所示結構之間的區別在于信元解擾器阻斷信號產生裝置3合理地設置在信元解擾電路2的上游級。信元解擾器阻斷信號產生裝置3產生使信元解擾電路對諸如未在更高層中使用的空閑信元和未分配信元之類的非必需ATM信元停止其操作的信號。圖1所示結構的其它部分的操作與圖5中所示的那些相同。在擾頻ATM信元按各種標準定義為全同步或預同步的情況下，在ATM通信裝置中對每個信元的有效負載進行ATM信元擾頻/解擾操作。在標準ANSI T1,646-1995中，當擾頻ATM信元全或預同步時，由使用生成多項式X43+1的自同步解擾方法對其首標部分已從每個信元取出的有效負載部分解擾。對ATM信元序列擾頻的目的是防止在出現一連串″1″或″0″NRZ的情況下丟失ATM信元的定時。因此，通過對數據擾頻，可有效地保持其定時。
圖3是說明擾頻ATM信元序列和由根據本發明實施例的信元解擾電路進行的解擾操作之間關系的示意圖。為簡化起見，在圖3中，與圖6中那些相同的部分用相同參考標號表示。參見圖3，擾頻ATM信元序列由ATM信元組成。每個ATM信元由未被擾頻的首標部分(5字節)和作為用戶信息區的擾頻有效負載部分(48字節)組成。因此，每個ATM信元的長度是53字節。通常，必需ATM信元的傳輸速度并不總是與從ATM層傳送的信元的傳輸速度匹配。為使這些傳輸速度匹配，在ATM信元序列中安插空閑信元(空白信元)。如圖3下面的部分所示，僅對每個必需ATM信元的有效負載部分和每個非必需ATM信元有效負載部分的最后部分進行解擾操作。
根據圖1所示實施例的信元解擾器阻斷信號產生裝置3輸出信元解擾器阻斷信號，以停止對每個ATM信元首標部分的信元解擾操作。另外，信元解擾器阻斷信號產生裝置3輸出信元解擾器阻斷信號，以便剛好在一個非必需ATM信元的首標部分之后到對下一個ATM信元的正常信元解擾操作所需的數據開始的預定時段停止信元解擾操作。
實際上，對下一個ATM信元的正常信元解擾操作所需的數據是圖6所示43級移位寄存器中存儲的數據。信元解擾電路對已被延遲43個時鐘脈沖的數據和當前數據進行″異″運算，并輸出該結果作為解擾數據。因此，為正常地進行解擾操作，43個時鐘脈沖之前的數據應已存儲在該43級移位寄存器中。
當ATM信元序列的所有ATM信元為必需時，可對與標準中定義的時段對應的每個ATM信元的有效負載部分進行解擾操作。然而，當對非必需信元進行解擾操作時，消耗過量電能。這種情況下，由于43級移位寄存器存儲后面跟有至少一個非必需信元的必需信元的最后43個比特，如果對后面僅跟有一個非必需信元的必需信元的有效負載進行解擾操作，得到與相關技術參考不同的異常計算結果。為防止該問題，43級移位寄存器存儲后面僅跟有一個必需信元的非必需信元的最后43個比特。
對應于信元解擾器阻斷信號，信元擾頻電路2使對諸如未在更高層中使用的空閑信元和未分配信元之類的非必需ATM信元的信元解擾操作停止。
圖2是根據圖1所示實施例的信元解擾器阻斷信號產生裝置3的結構實例的方框圖。參考圖2，擾頻ATM信元序列101和表示其每個ATM信元的首標部分的信元首標信號103輸入到信元標題碼型提取裝置31。信元首標碼型提取裝置31從擾頻ATM信元序列101的每個ATM信元提取40比特數據的信元首標碼型104，并向非必需信元檢測裝置32輸出該信元首標碼型104。非必需信元檢測裝置32把信元首標碼型104的40比特數據與預定非必需信元的首標碼型的40比特數據比較，并確定當前信元是必需信元還是非必需信元。在當前信元是非必需信元時，非必需信元檢測裝置32使非必需信元檢測信號105在非必需信元時段中有效。更高層中非必需信元的實例是空閑信元和未分配信元。空閑信元和未分配信元的信元首標碼型如下空閑信元 40′h 00 00 00 01 52未分配信元40′h 00 00 00 00 55因此，非必需信元檢測裝置32只檢測這些代碼序列并輸出非必需信元檢測信號105。非必需信元檢測信號105、擾頻ATM信元序列101、和信元首標信號103輸入到非必需信元定時分配裝置33。非必需信元定時分配裝置33產生信元解擾器阻斷信號，使其信元解擾電路下游在不需要對ATM信元序列101進行解擾操作的時段(即每個ATM信元首標部分的時段或除了非必需信元有效負載的最后43個比特外的時段)停止。當然，ATM信元序列101被延遲了信元首標碼型提取裝置31、非必需信元檢測裝置32、和非必需信元定時分配裝置33操作所需的時段。因此，產生具有與信元解擾器阻斷信號103′相同延遲時段的信元解擾輸入數據101′。
信元解擾器輸入數據101′和信元解擾器阻斷數據103′輸出到圖1所示的信元解擾電路2。
下面參考附圖詳細描述根據該實施例的解擾電路的工作。信元首標碼型提取裝置31從與該信元首標信號103對應的擾頻ATM信元流101提取信元首標碼型104。非必需信元檢測裝置32確定該信元首標碼型104是否與未在更高層中使用的非必需ATM信元匹配。當該信元首標碼型104與一個非必需ATM信元匹配時，非必需信元檢測裝置32輸出非必需信元檢測信號105。非必需信元定時分配裝置33從與信元首標信號103和非必需信元檢測信號105對應的擾頻ATM序列101提取使信元解擾操作停止的定時，并將提取的定時作為信元解擾器阻斷信號103′輸出。另外，非必需信元定時分配裝置33輸出使ATM信元序列101與定時信號103′同步的信元解擾器輸入數據101′。在首標部分的時段和剛好在非必需ATM信元的首標部分之后到對下一個ATM信元的正常信元解擾操作所需的數據開始的時段停止信元解擾操作。
由于信元解擾器阻斷信號產生裝置3具有這樣的結構，可停止對諸如空閑信元和未分配信元之類的非必需ATM信元進行信元解擾操作。因此，可降低電路的功耗。
圖4是本發明另一個實施例的示意圖。在圖4中，擾頻ATM信元序列由一個必需的ATM信元、兩個非必需的ATM信元(例如空白信元)、和幾個必需ATM信元組成。在該擾頻ATM信元序列中，對每個必需ATM信元的有效負載部分和后面剛好跟有一個必需ATM信元的非必需ATM信元有效負載部分的最后部分進行解擾操作。因此，解擾信號作為解調信號輸出。
圖4所示解擾操作與圖3所示解擾操作的區別在于是否對除連續的非必需ATM信元的最后信元外的非必需ATM信元停止信元解擾操作。由于圖1所示的信元解擾器阻斷信號產生裝置3以這樣一種方式控制信元解擾操作，可對比圖3所示解擾操作大的區域停止圖4中所示的解擾操作。
根據本發明，檢測諸如未在更高層中使用的空閑信元和未分配信元之類的非必需ATM信元。對于所檢測的非必需ATM信元，在預定時段停止信元解擾操作。因此，對必需的信元正常解擾，而非必需信元以其擾頻狀態連續傳輸。由于清楚地區分了非必需信元并停止其解擾操作，可降低電路的功耗。
雖然已根據本發明的最佳模式實施例給出并描述了本發明，應該理解，本領域技術在不脫離本發明精神和范圍的情況下可對其形式和細節做出上述和各種其它改變、省略、和增加。
權利要求
1．一種ATM信元解擾電路，用于檢測處在每個信元預同步或全同步狀態下的擾頻ATM信元序列每個信元的首標部分和有效負載部分，對有效負載部分解擾，和輸出解擾的ATM信元序列，其特征在于該電路包括用于確定每個ATM信元是否是未在ATM通信的更高層中使用的非必需ATM信元的裝置，以便在一預定時段停止信元解擾操作。
2．根據權利要求1所述的ATM信元解擾電路，其中預定時段是指剛好在非必需ATM信元的首標部分之后到對下一個ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
3．根據權利要求1所述的ATM信元解擾電路，其中當非必需的ATM信元連續出現時，該預定時段是指剛好在第一非必需ATM信元的首標部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
4．一種ATM信元解擾電路，用于檢測處在每個信元預同步或全同步狀態下的擾頻ATM信元序列每個信元的首標部分和有效負載部分，對有效負載部分解擾，和輸出解擾的ATM信元序列，其特征在于該電路包括信元首標碼型提取裝置，用于輸入擾頻ATM信元序列和一個信元首標信號；非必需信元檢測裝置，用于輸入由所述信元首標碼型提取裝置提取的信元首標碼型并輸出非必需信元檢測信號；非必需信元定時分配裝置，用于輸入信元首標信號和擾頻ATM信元序列并輸出信元解擾器阻斷信號和與非必需信元檢測信號對應的信元擾頻器輸入數據；和一個信元解擾器電路，用于對與信元解擾器阻斷信號對應的信元解擾器輸入數據解擾。
5．一種ATM信元解擾電路，包括檢測器，用于檢測處在信元預同步狀態和全同步狀態的狀態中的擾頻ATM信元序列每個信元的首標部分和有效負載部分；解擾器，用于對有效負載部分解擾；和用于輸出解擾的ATM信元序列的裝置；其特征在于所述檢測器確定每個ATM信元是否是未在ATM通信的更高層中使用的非必需ATM信元，和所述解擾器停止信元解擾操作預定是段。
6．根據權利要求5所述的ATM信元解擾電路，其中預定時段是指剛好在非必需ATM信元的首標部分之后到對下一個ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
7．根據權利要求5所述的ATM信元解擾電路，其中當非必需的ATM信元連續出現時，該預定時段是指剛好在第一非必需ATM信元的首標部分之后到最后的非必需ATM信元恰好在其之前的必需ATM信元的正常ATM信元解擾操作所需的數據開始的時段。
全文摘要
公開一種ATM信元解擾電路,用于檢測處在每個信元預同步或全同步狀態下的擾頻ATM信元序列每個信元的首標部分和有效負載部分,對有效負載部分解擾,和輸出解擾的ATM信元序列。該電路包括用于確定每個ATM信元是否是未在ATM通信的更高層中使用的非必需ATM信元的裝置,以便在一預定時段停止信元解擾操作。
文檔編號H04Q11/04GK1212532SQ98103490
公開日1999年3月31日 申請日期1998年8月5日 優先權日1997年8月5日
發明者菅原英一 申請人:日本電氣株式會社