專利名稱：低相位噪聲調諧器及其實現方法
技術領域：
本發明的涉及一種電視接收技術設備，尤其是一種低相位的噪聲調諧器。
傳統的調諧器的調諧方式依賴于調諧器的本地振蕩器，這種調諧器的工作原理是從天線上進來的頻率為
(48MHz～860MHz)全頻道的電視信號，經過高頻放大，放大到一個合適的電平進入混頻器的信號輸入端，同時通過遙控或手動控制本地振蕩器，使其輸出的頻率
與所需要頻道的信號相對應，
加到混頻器的本振輸入端，兩者相差差出一個固定的中頻信號
若要改換頻道，只需要改變本振的頻率
就可以了。所以說頻道的調諧依賴于本地振蕩器。而本地振蕩器一般由頻率綜合器來完成，它的工作原理是用一個控制電壓來驅動壓控振蕩器(VCO)，使VCO產生一個近似期望得到的頻率，用分頻器將VCO輸出信號頻率除以一個整數值。這個整數值的選取條件是假如要使VCO恰好產生所期望的頻率，那么所得到的信號將正好與參考頻率相同，分頻所得到的信號與參考頻率信號同時輸入鑒相器，鑒相器比較兩輸入后，輸出一個與兩輸入信號頻率之差成適當比例的電壓。鑒相器輸出通過一個保證環路穩定所必須的濾波器后作為控制電壓輸入VCO。于是VCO的輸出信號就正好調整到所期望的頻率上。
鎖相環的工作性能與幾個因素有關(1)參考信號頻率，(2)環路分頻比，(3)環路濾波器帶寬。參考頻率越小，環路頻率分辯率就越高。環路分頻比的大小對環路噪聲性能的影響很大。參考頻率中的任何相位噪聲或寄生噪聲出現在環路輸出端時都要增加20LogN倍。濾波器帶寬一般是參考頻率的5～10倍，它會影響環路在新頻率上的穩定速度，所以濾波器帶寬越窄，環路鎖定在新頻率上的速度越慢。
這些構成工作性能的因素表明了設計一個信道間隔要窄、輸出頻率要多的鎖相環路所存在的困難。與參考頻率(從而得頻率步進)相比，假如VCO輸出頻率很高，環路分頻比就必須很大，因此，參考信號中的任何噪聲出現在環路輸出端時都將被乘上一個很大的數值。由于這個原因，傳統的頻率合成器常由兩個或者多個鎖相環組成。每個鎖相環的頻率分辯率不同，并且各有對應的輸出頻率范圍。在這種結構中，頻率范圍相對較寬的低分辯率的環路和頻率范圍較窄的高分辯率的環路這兩者的輸出相混合。用頻率分辯率高低不同的環路來提供頻率步進較小的寬帶鎖相環。
由于電視頻道劃分的特殊性(即相鄰頻道的間隔不完全一樣)，所以要保證不漏臺，鑒相頻率應選比較低才可以(小于250kHz)，這樣當選看高頻道電視時，環路分頻比就比較大，因此就會產生比較大的相位噪聲惡化量。這種相位噪聲惡化是傳統鎖相環所固有的，也是傳統鎖相環無法克服的。
本發明的目的在于提供一種低相環噪聲調諧器，且以它的調諧本振的特點解決傳統的頻率綜合器輸出相位噪聲大、頻率分頻率低及換頻速度慢的問題。
圍繞上述目的，本發明提供一種調諧器由通輯控制單元Ⅰ、直接數字式頻率合成器單元Ⅱ、鑒相器單元Ⅲ、低通濾波器單元Ⅳ、分頻器單元Ⅴ、壓控振蕩器單元Ⅵ構成，其中，在鑒相器單元Ⅳ與低通濾波器單元Ⅳ、壓控振蕩器單元Ⅶ、分頻器單元Ⅴ之間構成一串行的信號回路，而低相位噪聲調諧器的終極信號輸出是由壓控振蕩器單元Ⅵ的振蕩器輸出端實現的。而該調諧器實現的方法包括由直接數字式合成器(DOS)產生的模擬信號直接作為能夠使鎖相環(PLL)產生倍頻輸出信號的實現步驟；其中，由直接數字式合成器提供的(a)相位累加的信號傳遞過程；
(b)相位轉化成正弦ROM的周期波形信號的傳遞過程；(c)將周期波形的數字信號轉換成模擬信號的過程；并且，由直接數字式合成器提供的參考頻率源為鎖相環(PLL)的增量所實現的(d)由環路分頻比對輸出頻率的粗調過程；(e)由對粗調輸出頻率反饋的細調過程。
以低相位噪聲調諧器實現的方法能夠反映出該調諧器工作的具體步驟，這些步驟是以鎖相環采用直接數字式合成器提供環路參考頻率。DOS通過下述過程提供數字化周期頻率先進行相位累加，再通過一個正弦ROM表將相位轉化成周期波形，然后用數模轉換器把所得的代表周期波形的數字轉換成模擬信號。DOS提供的模擬信號作為鎖相環的參考頻率源。鎖相環以參考頻率為增量，通過改變環路分頻比對輸出頻率進行粗調。通過改變DOS輸出頻率(即鎖相環參考頻率)對輸出頻率進行細調。細調增量為DOS輸出頻率乘以環路分頻比。目前，在工程設計中，采用以DOS和鎖相環PLL相結合的方法構成的DOS/PLL組合式頻率合成器，可以在得到高的工作頻率的同時，仍能較好地保持快速跳頻、高頻率分辯率及低相位噪聲的特點，有效地突破了DDS的應用限制。
下列結合附圖的實施例對本發明作進一步說明

圖1是現有技術中典型調諧器的工作原理框圖；圖2是現有技術中典型頻率綜合器的工作原理框圖；圖3是本發明DOS激勵PLL的工作原理框圖；圖4是本發明中直接數字式頻率合成器單元的工作原理示意圖；圖5是本發明中邏輯控制單元的工作原理示意圖；圖6是本發明中鑒相器單元和低通濾波器單元的工作原理示意圖；圖7是本發明中分頻器單元的工作原理示意圖8是本發明中壓控振蕩器單元的工作原理示意圖；由圖3至圖7，并比較圖1、圖2本發明一種低相位噪聲調諧器，是由通輯控制單元Ⅰ、直接數字式頻率合成器單元Ⅱ、鑒相器單元Ⅲ、低通濾波器單元Ⅳ、分頻器單元Ⅴ、壓控振蕩器單元Ⅵ構成，其中，在鑒相器單元Ⅳ與低通濾波器單元Ⅳ、壓控振蕩器單元Ⅶ、分頻器單元Ⅴ之間構成一串行的信號回路，而低相位噪聲調諧器的終極信號輸出是由壓控振蕩器單元Ⅵ的振蕩器輸出端實現的。
一種低相位噪聲調諧器的實現方法，其中，該方法包括由直接數字式合成器DOS產生的模擬信號直接作為能夠使鎖相環PLL產生倍頻率輸出信號的實現步驟；其中，由直接數字式合成器DOS提供的(a)相位累加的信號傳遞過程；(b)相位轉化成正弦ROM的周期波形信號的傳遞過程；(c)將周期波形的數字信號轉換成模擬信號的過程；并且，由直接數字式合成器提供的參考頻率源為鎖相環(PLL)的增量所實現的(d)由環路分頻比對輸出頻率的粗調過程；(e)由對粗調輸出頻率反饋的細調過程。
其中，所述的邏輯控制單元Ⅰ是由撥碼開關BMK，可擦可編程只讀存儲器IC2(74LS161)，鎖存器IC3、IC4(57C43)，計數器IC5、IC6(74HC574)構成的，其中，拔碼開關BMY的每一輸出端均連接鎖存器IC3、IC4的各一輸入端，而鎖存器IC3的五個輸出端分別與計數器IC5的五個輸入端連接，IC4的八個輸出端分別與計數器IC6的八個輸入端連接，并且，計數器IC5、IC6的各自信號輸出端腳相對于IC2的或門H并聯，或門H的另一輸入端與IC5的腳16端連接。低相位噪聲調諧器，所述的直接數字式頻率合成器單元Ⅱ是由芯片IC1(AD7008)及它的外國阻離元件構成的，所述的鑒相器單元Ⅲ，低通濾波器單元Ⅳ是由一組鑒相器電路JⅠ、JⅡ、一泵電路、一放大器A構成的且這兩個單元同制作在一塊芯片IC7(MG4044)上。所述的分頻器單元Ⅴ是一種由芯片IC8、IC9構成的固定分頻器，且分頻式是IC8=MC12013(÷10)、IC9=74HC74(÷4)。所述的壓控振蕩器單元Ⅵ是由芯片IC10(POS-2000)構成的，其中，IC10的0腳輸出端為振蕩器輸出端。
在圖3中主要強調的是以DOS為激勵信號的DOS/PLL頻率合成器的實現方案；在圖4中主要強調的是直接數字式頻合成器單元以大規模集成電路的方式實現的方案；圖5中主要強調的是邏輯控制單元為DOS提供所需要的控制信號的實現方案；圖6中主要強調是鑒相器單元和低通濾波的單元的工作實現方案；圖7中主要強調的是分頻器單元是由IC8、IC9芯片構成且以選分頻比N=40的實現方案；圖8中主要強調的是壓控振蕩器單元的工作實現方案；通過對以上諸圖的分析，實施例說明的事實是鎖相環路對DOS的輸出信號起倍頻作用。該方案通過采用高的鑒相頻率來提高PLL的轉換速度，并利用DDS的高分辯力來保證頻率間隔。同時PLL的帶通濾波性能對DDS的帶外雜散有抑制作用，其優點是電路結構簡單，成本低，易于控制，易于集成。由于PLL是倍頻PLL，因此落在環路帶寬內的DDS輸出的相位噪聲將倍增201ogNdB，所以采用此方案時，N值不宜取得太大，從而保證系統的噪聲性能。
該設計通過采用高的鑒相頻率來提高PLL的轉換速度，并利用DDS的高分辯力來保證頻率間隔。同時，可變分頻比N取值不大，從而保證了系統的相位噪聲性能。以12頻道為例，DDS輸出頻率為10.13MHz，環路分頻比N=25，這樣理論上相位噪聲惡化量較傳統的頻率合成器改善32dB。
由上述方案并結合現有技術存在的缺憾，不難發現本發明涉及的低相位噪聲調諧器所產生的積極效果是頻率分辯率非常高；相位噪聲很低；雜散抑制高等特點。與此同時，該設計還具有低成本、低功耗和小體積的特點，突破了傳統鎖相式頻率合成器的限制，良好地滿足了高清晰度電視(HDTV)接收機的性能要求，易于進行推廣使用。
權利要求
1．一種低相位噪聲調諧器，其特征是該調諧器由通輯控制單元(Ⅰ)、直接數字式頻率合成器單元(Ⅱ)、鑒相器單元(Ⅲ)、低通濾波器單元(Ⅳ)、分頻器單元(Ⅴ)、壓控振蕩器單元(Ⅵ)構成，其中，在鑒相器單元(Ⅳ)與低通濾波器單元(Ⅳ)、壓控振蕩器單元(Ⅶ)、分頻器單元(Ⅴ)之間構成一串行的信號回路，而低相位噪聲調諧器的終極信號輸出是由壓控振蕩器單元(Ⅵ)的振蕩器輸出端實現的。
2．一種低相位噪聲調諧器的實現方法，其特征是，該方法包括由直接數字式合成器(DOS)產生的模擬信號直接作為能夠使鎖相環(PLL)產生倍頻輸出信號的實現步驟；其中，由直接數字式合成器(DOS)提供的(a)相位累加的信號傳遞過程；(b)相位轉化成正弦ROM的周期波形信號的傳遞過程；(c)將周期波形的數字信號轉換成模擬信號的過程；并且，由直接數字式合成器(DOS)提供的參考頻率源為鎖相環(PLL)的增量所實現的(d)由環路分頻比對輸出頻率的粗調過程；(e)由對粗調輸出頻率反饋的細調過程。
3．根據權利要求1所述的低相位噪聲調諧器，其特征是所述的邏輯控制單元(Ⅰ)是由撥碼開關BMK，可擦可編程只讀存儲器IC2(74LS161)，鎖存器IC3、IC4(57C43)，計數器IC5、IC6(74HC574)構成的，其中，拔碼開關BMY的每一輸出端均連接鎖存器IC3、IC4的各一輸入端，而鎖存器IC3的五個輸出端分別與計數器IC5的五個輸入端連接，IC4的八個輸出端分別與計數器IC5的八個輸入端連接，并且，計數器IC5、IC6的各自信號輸出端腳11相對于IC2的或門H并聯，或門H的另一輸入端與IC5的腳16端連接。
4．根據權利要求1所述的低相位噪聲調諧器，其特征是所述的直接數字式頻率合成器單元(Ⅱ)是由芯片IC1(AD7008)及它的外圍阻容元件構成的。
5．根據權利要求1所述的低相位噪聲調諧器，其特征是所述的鑒相器單元(Ⅲ)，低通濾波器單元(Ⅳ)是由一組鑒相器電路JⅠ、JⅡ、一泵電路、一放大器A構成的且這兩個單元同制作在一塊芯片IC7(MG4044)上。
6．根據權利要求1所述的低相位噪聲調諧器，其特征是所述的分頻器單元(Ⅴ)是一種由芯片IC8、IC9構成的固定分頻器，且分頻式是IC8=MC12013(÷10)、IC8=74HC74(÷4)。
7．根據權利要求1所述的低相位噪聲調諧器，其特征是所述的壓控振蕩器單元(Ⅵ)是由芯片IC10(POS-2000)構成的，其中，IC10的0腳輸出端為振蕩器輸出端。
全文摘要
本發明涉及一種低相位的噪聲調諧器,該調諧器通過對傳統調諧器本振相位噪聲的分析,采用直接數字式頻率合成器(DOS)技術解決了頻率分辨率和相位噪聲的矛盾,突破了傳統鎖相式頻率合成器的限制,良好地滿足了高清晰電視接收機的性能要求,易于推廣使用。
文檔編號H04N5/50GK1213250SQ98103479
公開日1999年4月7日 申請日期1998年8月5日 優先權日1998年8月5日
發明者鄭寶輝 申請人:國家科學技術委員會高技術研究發展中心