專利名稱：同時雙向輸入/輸出電路和方法
技術領域：
本發明涉及使用同時雙向(SBD)傳輸的半導體器件，并尤其涉及用于這類器件的SBD輸入/輸出電路的方法和裝置。
背景技術：
半導體器件如處理器、控制器、存儲器件等通常裝備有可接收和發送數字信號的數據收發器。常規地，可重新配置這種收發器以通過附屬傳輸線接收或發送數據。近來，具有同時雙向(SBD)發送/接收能力的器件受到越來越多的關注。如名稱所指的一樣，SBD收發器具有在相同時鐘周期期間，在相同傳輸線上接收和發送數字數據的能力。
圖1表示在兩個半導體器件20和40之間的常規SBD連接。器件20和40分別包含SBD收發器22和42。SBD收發器22包含數據驅動器24和數據接收器26。提供將被驅動的內部數據信號Dout1作為驅動器24的輸入并作為接收器26的控制信號。驅動器24的輸出連接到接收器26的輸入。接收器26還接收用于比較的兩個參考電壓，VrefH和VrefL，對此將簡要介紹。接收器26的輸出是器件20的數據輸入Din1。
器件40的收發器42最好匹配器件20的收發器22。收發器42包含以與收發器22的驅動器和接收器同樣配置連接的驅動器44和接收器46。驅動器44從內部數據信號Dout2獲得它的輸入，并且接收器46產生數據輸入Din2。
以如圖1所示的配置，通過將驅動器24和44的輸出連接到傳輸線30，半導體器件20和40能彼此連接。在此配置中應注意，驅動器24和驅動器44二者的驅動狀態決定傳輸線30上的電壓VBL。公用參考電壓發生器32為兩個電路提供VrefH和VrefL。
圖2包含了說明在器件20和40之間經過傳輸線30同時進行的數據交換的波形。在時間周期T1、T2和T5中Dout1為高。在時間周期T1、T3和T5中Dout2為高。因此，在T1中，驅動器24和44都將傳輸線上的電壓VBL拉高，例如，上拉到上部干線電壓Vh。在T2中，驅動器24試圖拉高電壓VBL并且驅動器44試圖拉低電壓VBL，例如，下拉到下部干線電壓V1。用匹配的驅動器，VBL呈現出位于在上部干線電壓Vh和下部干線電壓V1之間大約一半處的電壓Vmid。在T3中，兩個驅動器反轉，并且VBL停留在Vmid。在T4中，兩個驅動器都將VBL拉低到V1。
接收器26和46在每個時間周期內基于它們自己的驅動器的已知驅動狀態選擇合適比較電壓來確定另一個器件的驅動器的驅動狀態。例如，在T1和T2內，接收器26知道驅動器24驅動線30高-因此VBL唯一可能的兩個值為Vh(當驅動器44也正驅動線30為高時)和Vmid(當驅動器44正驅動線30為低時)。因此在T1中，接收器26響應于高電平的Dout1而選擇參考電壓VrefH，然后將高電平(Vh)的VBL與3/4VDD的VrefH比較，并輸出高電平的Din1。同樣，在T2中，接收器26也響應于高電平的Dout1選擇參考電壓VrefH，將Vmid電平的VBL與3/4VDD的VrefH比較，并輸出低電平的Din1。在T3中，接收器26響應于低電平的Dout1而選擇參考電壓VrefL，然后將Vmid電平的VBL與1/4VDD的VrefL比較，并輸出高電平的Din1。同樣，在T4中，接收器26也響應于低電平的Dout1而選擇1/4VDD的參考電壓VrefL，然后將低電平的VBL與1/4VDD的VrefL相比較，并輸出低電平的Din1。接收器46類似地操作，但是基于驅動器44的已知狀態，來確定驅動器24的驅動狀態。
在一些現有技術的實現中，在每個器件上獨立地產生參考信號VrefH和VrefL。一些接收器使用復用器，用Dout作為選擇信號，以判決兩個參考信號中的哪一個將與VBL相比較。其它接收器使用緩沖器以選擇性地產生VrefH和VrefL中之一以與VBL作比較。
在現有技術的器件中，SBD接收器根據SBD器件的Dout值將電壓VBL與分別代表0.25VDD和0.75VDD的單個參考電壓VrefL或VrefH相比較。參考圖3A，圖1的接收器26在時間周期T1、T2和T5中將VBL與0.75VDD相比較，并在周期T3和T4中將VBL與0.25VDD相比較。同樣地并且如圖3B所示，接收器46在時間周期T1、T3和T5中將VBL與0.75VDD相比較，并在時間周期T2和T4中將VBL與0.25VDD相比較。因此，在每個時間周期中，施加于每個差分接收器的最大差分電壓是0.25VDD或接近0.25VDD。這種小容限(margin)很容易被噪聲和驅動器失配所侵蝕，并且還基本上被參考電壓VrefL或VrefH中的小誤差影響，所述小誤差不是在發信號期間由SBD電路自然產生的電壓。

發明內容
根據本發明的一個方面，提供了一種具有同時雙向(SBD)輸入/輸出電路的集成電路，該SBD輸入/輸出電路包括驅動器，用于響應于驅動器輸入信號而驅動SBD傳輸線；接收器，用于將在SBD傳輸線上的第一電壓與第一和第二參考電壓相比較，并根據該比較結果把輸入信號輸出到該集成電路；以及參考選擇電路，用于響應于該驅動器輸入信號而控制由接收器使用的第一和第二參考電壓中的至少一個。
在該集成電路中，該接收器包括連接到共用輸出節點的第一和第二差分放大器，每個差分放大器具有第一和第二輸入節點，每個差分放大器的第一輸入節點連接到該傳輸線，第一差分放大器的第二輸入節點連接到第一參考電壓，第二差分放大器的第二輸入節點連接到第二參考電壓。
該共用輸出節點包括第一和第二差分輸出節點，該接收器還包括第一和第二匹配負載電阻，該第一負載電阻連接在第一電源電壓和第一差分輸出節點之間，該第二負載電阻連接在第一電源電壓和第二差分輸出節點之間，并且其中每個差分放大器包括電流源，在尾節點產生尾電流；第一場效應晶體管，具有連接到第一輸入節點的柵極、連接到第一差分輸出節點的漏極、和連接到該尾電流節點的源極；以及第二場效應晶體管，匹配該第一場效應晶體管，該第二場效應晶體管具有連接到第二輸入節點的柵極、連接到第二差分輸出節點的漏極、和連接到該尾電流節點的源極。
在該集成電路中，該第一和第二差分放大器電流源彼此匹配。
在該集成電路中，該第一和第二差分放大器的第一和第二場效應晶體管彼此匹配。
該參考選擇電路包括產生第二參考電壓的參考信號發生器，當該驅動器輸入信號是邏輯高壓時參考信號發生器將第二參考電壓設置為高線電壓，以及當該驅動器輸入信號是邏輯低壓時參考信號發生器將第二參考電壓設置為低位線電壓。
該參考信號發生器包括第一和第二補償旁路晶體管，具有耦接于接收驅動器輸入信號的共用輸入節點的柵極，當激活時該第一旁路晶體管將低壓傳遞給輸出節點，當激活時該第二旁路晶體管將高壓傳遞給輸出節點。
該第一旁路晶體管具有連接到近似低壓的第二參考電壓的漏極，該第二旁路晶體管具有連接到近似高壓減去第二旁路晶體管的閾值電壓的第二參考電壓的漏極。
該參考信號發生器包括第一和第二傳輸門，具有共用輸出節點并耦接到接收驅動器輸入信號的共用輸入節點，以使當驅動器輸入信號是邏輯低壓時第一傳輸門被激活以及當驅動器輸入信號是邏輯高壓時第二傳輸門被激活，第一傳輸門具有連接到低參考電壓的輸入，第二傳輸門具有連接到高參考電壓的輸入。
該參考選擇電路進一步包括產生第一參考電壓作為高壓和低壓之間的中點電壓的中間-電壓發生器。該中間-電壓發生器還產生用于在相同集成電路上的其它SBD電路的第一參考電壓。該中間-電壓發生器還將第一參考電壓輸出到與傳輸線相連的第二集成電路。
該傳輸線被集成在集成電路上，并且其中該SBD輸入/輸出電路與相同集成電路上的另一SBD輸入/輸出電路經過傳輸線相通。
該驅動器包括連接在第一電源電壓和SBD傳輸線終端之間的電阻器、具有連接到SBD傳輸線終端的漏極和連接到第二晶體管漏極的源極的第一晶體管、具有連接第二電源電壓的源極的第二晶體管，其中該第一晶體管的柵極接收近似第一和第二電源電壓之間一半的電壓信號，并且其中通過驅動器輸入信號控制第二晶體管的柵極。
根據本發明的另一方面，還提供了一種具有同時雙向(SBD)輸入/輸出電路的集成電路，該SBD輸入/輸出電路包括驅動器，響應于驅動器輸入信號而驅動SBD傳輸線；接收器，將SBD傳輸線上的第一電壓與第一和第二參考電壓中的至少一個相比較，并將取決于比較結果的輸入信號輸出到該集成電路；以及中點電壓產生電路，當與第二集成電路上的相同電路相連時，當驅動器驅動邏輯高信號并且在第二集成電路上的驅動器驅動SBD傳輸線上的邏輯低信號時，該中點電壓產生電路產生近似SBD傳輸線上的電壓的第一中點電壓，當驅動器驅動邏輯低信號并且在第二集成電路上的驅動器驅動SBD傳輸線上的邏輯高信號時，該中點電壓產生電路產生近似SBD傳輸線上的電壓的第二中點電壓；其中當驅動器輸入信號被設置為使驅動器驅動邏輯高信號時，參考選擇電路選擇第一中點電壓作為第一參考電壓，當驅動器輸入信號被設置為使驅動器驅動邏輯低信號時，參考選擇電路選擇第二中點電壓作為第二參考電壓。
在該集成電路中，該中點電壓產生電路包括具有第一中點電壓存在的輸出終端的第一驅動電路、以及具有第二中點電壓存在的輸出終端的第二驅動電路，當驅動邏輯高信號和邏輯低信號時，第一和第二驅動電路分別匹配于該驅動器。
該接收器接收第一中點電壓作為對第一差分晶體管對中的一個晶體管的輸入并接收第二中點電壓作為對第二差分晶體管對中的一個晶體管的輸入，并且其中該參考選擇電路選擇性地激活差分晶體管對之一并且減活其它的差分晶體管對，以選擇出哪個中點電壓將與SBD傳輸線上的第一電壓相比較。
根據本發明的另一方面，還提供了一種從同時雙向(SBD)傳輸線上的電壓解碼遠距離發信號的數據的方法，所述方法包括向接收器提供第一參考電壓，該第一參考電壓具有在第一電壓和第二電壓之間的預定電壓；向接收器提供第二參考電壓，該第二參考電壓具有響應于輸入信號從第一電壓和第二電壓中選定的一個；向接收器提供SBD傳輸線上的電壓，該SBD傳輸線上的電壓具有從第一電壓、第二電壓、以及第一和第二電壓之間的中點電壓中選定的一個；將SBD傳輸線上的電壓與第一和第二參考電壓相比較；以及基于該比較，輸出代表遠距離發信號的數據的邏輯狀態的數據信號。
該方法中，將SBD傳輸線上的電壓與第一和第二參考電壓作比較的步驟包括提供第一參考電壓和SBD傳輸線上的電壓作為對共享第一尾電流的第一差分晶體管對的輸入；提供第二參考電壓和SBD傳輸線上的電壓作為對共享第二尾電流的第二差分晶體管對的輸入；和驅動來自第一和第二差分晶體管對的共用負載對，以使經過負載對的差分電壓代表二者比較的結果。
所述提供第二參考電壓的步驟包括當本地發信號的數據是邏輯高時設置第二參考電壓為高壓，以及當本地發信號的數據是邏輯低時設置第二參考電壓為低壓。
所述提供第一參考電壓的步驟包括提供在邏輯高壓和邏輯低壓之間的中間電壓。
所述提供在邏輯高壓和邏輯低壓之間的中間電壓的步驟包括產生代表SBD傳輸線上的電壓的第一中點電壓，當遠距離發信號的數據具有低邏輯狀態并且本地發信號的數據具有高邏輯狀態時，期望該第一中點電壓；產生代表SBD傳輸線上的電壓的第二中點電壓，當遠距離發信號的數據具有高邏輯狀態并且本地發信號的數據具有低邏輯狀態時，期望該第二中點電壓；和提供該第一中點電壓作為當本地發信號的數據的邏輯狀態為高時的中間電壓，以及提供第二中點電壓作為當本地發信號的數據的邏輯狀態為低時的中間電壓。
根據本發明的另一方面，還提供了一種同時雙向(SBD)輸入/輸出電路，包括驅動器，將驅動器輸入信號驅動到傳輸線；接收器，同時將傳輸線上的電壓與兩個不同電壓相比較，并顯示兩個不同電壓中的哪一個更接近傳輸線上的電壓；以及參考選擇電路，基于驅動器輸入信號的狀態而設置兩個不同電壓中的至少一個。
根據本發明的另一方面，還提供了一種系統，包括第一傳輸線；第一和第二集成電路，分別具有通過各自的輸入/輸出墊耦接到第一傳輸線的同時雙向(SBD)輸入/輸出電路，其中每個SBD輸入/輸出電路包括驅動驅動器輸入信號的驅動器，同時將第一傳輸線上的電壓與兩個不同電壓相比較并顯示兩個不同電壓中哪一個更接近第一傳輸線上的電壓的接收器，以及基于驅動器輸入信號的狀態而設置兩個不同電壓中的至少一個的參考選擇電路。
該系統進一步包括在第一和第二集成電路的每個上的參考信號發生器電路，在兩個電路上的參考信號發生器電路通過至少一個第二傳輸線連接，以產生兩個不同電壓中的至少一個。


圖1示出了在分離半導體器件上通過傳輸線連接的兩個現有技術的SBD收發器；圖2示出了用于圖1的收發器的數據輸入值/輸出值的關系；圖3A和3B分別示出了由圖1的兩個SBD收發器對各種驅動數據狀態的比較；圖4示出了根據本發明的一些實施例的通過傳輸線連接的兩個SBD收發器；圖5A和5B分別描述了由圖4的兩個SBD收發器對各種驅動數據狀態的比較；圖6示出了根據本發明其它實施例的由傳輸線連接的兩個SBD收發器；圖7A和7B分別描述了由圖6的兩個SBD收發器對各種驅動數據狀態的比較；圖8和9分別示出了可用于本發明一些實施例中的接收器電路和參考選擇器；圖10示出了參考選擇器的可選實施例；圖11示出了接收器電路的可選實施例；及圖12示出了可用于本發明至少一些實施例中的驅動器電路。
具體實施例方式
在此描述的實施例試圖代替現有技術SBD接收器所實施的在傳輸線上的電壓與綜合0.25VDD或0.75VDD的參考電壓之間的單個比較。簡潔地陳述為，在此描述的各種接收器實施例使用在SBD傳輸線上顯現的每個都近似兩個電壓之一的兩個比較電壓。
圖4示例了由通過兩個傳輸線80和90連接的兩個半導體器件60和70組成的配置50。器件60包含SBD輸入/輸出(I/O)電路100、以及器件70包含SBD輸入/輸出電路200。傳輸線80在一端連接SBD I/O電路100的I/O墊片120，并且在另一端連接到SBD I/O電路200的I/O墊片220。傳輸線90連接到器件60上的VREFM發生器190以將VREFM提供到器件70(可選地，每個器件能產生它自己的VREFM參考或者VREFM發生器可只位于器件70中)。VREFM發生器190也能將VREFM提供給任一器件上的其它SBD I/O電路(未示出)。
SBD I/O電路100包含驅動器110、參考選擇器130和接收器150。驅動器110可用常規方法操作以經由墊片120將輸出信號Dout1驅動到傳輸線80上。參考選擇器130使用輸出信號Dout1以選擇用于輸入到接收器150的第一參考電壓VREFD1；VREFM發生器190將第二參考電壓VREFM提供給接收器150。接收器150的第三輸入連接到I/O墊片120，并且因此將電壓VBL提供給接收器150。正如簡要解釋的那樣，接收器150使用來自傳輸線80的VREFD1、VREFM、和VBL以輸出代表SBD I/O電路200發出的信號Dout2的信號Din1。
SBD I/O電路200包含與SBD I/O電路100的對應元件基本相同配置的驅動器210、參考選擇器230和接收器250。
現在將參照圖5A說明接收器150的操作，并且隱含地(underlying)假設驅動器110和210能驅動傳輸線80至三個可能電壓VDD、VSS和0.5(VDD-VSS)。盡管本領域技術人員認識到在特殊的應用中能選擇VSS的其它值，但是為簡化討論，將假設VSS＝0V，并且在其它應用中由于驅動器的限制使得電壓VDD和VSS可能不表示完全的干線電壓。
在時間周期T1和T2中，Dout1為邏輯高值，因此VBL的兩個可能的期望值為VDD和VDD/2。VREFM發生器190設置VREFM為VDD/2，并且由于Dout1的電平為高電平，所以參考選擇器130設置VREFD1為VDD。換句話說，如果Dout1的電平為低電平，那么參考選擇器130設置VREFD1為VSS。參考選擇器230也像參考選擇器130一樣操作。從而接收器150將VBL和VDD與VDD/2進行比較，因為接收器150將VDD電平的VBL和VDD/2電平的VREFM進行比較，所以當VBL更靠近VDD(時間周期T1)時，設置Din1為邏輯高值，并且還因為接收器150將VDD/2電平的VBL和VDD電平的VREFD1進行比較(時間周期T2)，所以當VBL更靠近VDD/2時，設置Din1為邏輯低值。
在時間周期T3和T4中，Dout1為邏輯低值，因此VBL的兩個可能的期望值為VDD/2和VSS。因此，參考選擇器130設置VREFD1為VSS。從而接收器150將VBL和VDD/2與VSS進行比較，因為接收器150將VBL和VSS電平的VREFD1進行比較，所以當VBL更靠近VDD/2(時間周期T3)時，設置Din1為邏輯高值，并且還因為接收器150將VBL和VDD/2電平的VREFM進行比較，所以當VBL更靠近VSS時，設置Din1為邏輯低值。
圖5B示例了SBD I/O電路200對于相同的Dout1/Dout2驅動順序的類似的操作。
圖6示例了包括由三根傳輸線85、95和97連接起來的兩個半導體器件65和75的配置55。器件65由SBD輸入/輸出(I/O)電路300、VREFM1發生器380、和VREFM2發生器390組成。器件75由SBD輸入/輸出電路400、VREFM1發生器480、和VREFM2發生器490組成。傳輸線85在一端連接到SBD I/O電路300的I/O襯墊320，并且在另一端連接到SBD I/O電路400的I/O襯墊420。傳輸線95將器件65上的VREFM1發生器380連接到器件75上的VREFM2發生器490。傳輸線97將器件65上的VREFM2發生器390連接到器件75上的VREFM1發生器480。
SBD I/O電路300由驅動器310和功能上合并了內部參考選擇器的接收器350組成。驅動器310可以常規方式操作以通過襯墊320將輸出信號Dout1驅動到傳輸線85上。接收器350接收輸出信號Dout1，它要用該信號來操作接收器中對應的部分。五個比較電壓被提供給接收器350干線電壓VDD和VSS，電壓VBL，和由參考信號發生器380和390分別產生的電壓VREFM1和VREFM2。如同將簡要說明的，接收器350使用這些電壓來輸出代表SBDI/O電路400所發出信號Dout2的信號Din1。
SBD I/O電路400由驅動器410和接收器450組成，它們基本上與SBD I/O電路300的對應單元有相似的配置。
在每個器件上使用兩個中點參考電壓VREFM1和VREFM2使得驅動器310和410可以不必完全匹配。在這種情況下，與驅動器310試圖將線壓拉低和驅動器410試圖將線壓拉高時相比(參看圖7A，在時間周期T2和T3中分別用于VBL的電壓VMID1和VMID2)，當驅動器310試圖將線壓拉高和驅動器410試圖將線壓拉低時，可以觀測到稍微不同的電壓VBL。為了提高接收器操作的準確度，在這兩種情況下計算和使用了兩個不同的中點電壓。
發生器380與驅動器310相匹配-或者至少與驅動器310的上拉部分相匹配-并且在一個實施例中有一個被永久地連接到VDD的輸入(或者可能為邏輯高信號)。然而在運行中，發生器380總試圖將線95的電平拉高，其驅動強度與當Dout1為邏輯高值時驅動器310試圖將線85的電平拉高的驅動強度一樣。
發生器490與驅動器410相匹配-或者至少與驅動器410的下拉部分相匹配-并且在一個實施例中有一個被永久地連接到VSS的輸入(或者可能為邏輯低信號)。然而在運行中，發生器490總試圖將線95的電平拉低，其驅動強度與當Dout2為邏輯低值時驅動器410試圖將線85的電平拉低的驅動強度一樣。
當發生器380和490通過傳輸線95相連時，即使驅動器310和410不完全匹配，那么當Dout1為邏輯高值和Dout2為邏輯低值時，將VREFM1值提供給應該精確匹配VBL的接收器350。同樣的值作為VREFM1提供給接收器450。
發生器390和480與它們各自的對應部件490和380有相似的構造，并且通過傳輸線97連接起來工作。因此，即使驅動器310和410不完全匹配，當Dout1為邏輯低值和Dout2為邏輯高值時，將VREFM2值提供給應該精確匹配VBL的接收器350。同樣的值作為VREFM2提供給接收器450。
參考圖7A和圖7B，能更好的理解接收器350和450的操作。首先參照圖7A，在時間周期T1和T2中，Dout1是邏輯高值，因此VBL的兩個可能的期望值為VDD和VMID1。因此，接收器350激活將VBL與VDD和VREFM1作比較的電路的一部分，因為在時間周期T2中VREFM1的電平比具有VMID1電平的VBL要高，當VBL更靠近VDD時(時間周期T1)設置Din1為邏輯高值，以及當VBL更靠近VMID1時(時間周期T2)設置Din1為邏輯低值。
在時間周期T3和T4中，Dout1是邏輯低值，因此VBL的兩個可能的期望值為VMID2和VSS。因此，接收器350激活將VBL與VMID2和VSS作比較的電路的一部分，當VBL更靠近VMID2時(時間周期T3)設置Din1為邏輯高值，并且當VBL更靠近VSS時，設置Din1為邏輯低值。
圖7B示出了接收器450的比較電壓的類似選擇。由于當VBL等于VMID1或VMID2時，驅動器410驅動驅動器310的相反部分，所以在此情況下，VREFM1的電平也高于VREFM2的電平。于是在T2周期，因為VMID1的VBL高于VREFM2，所以接收器450輸出高電平的Din2。
圖8A包含如圖4所示的接收器150(或250)的一些實施例的電路圖。接收器由兩個差分放大器151和153以及負載電路155組成。
負載電路155由第一和第二匹配負載電阻RL組成。每個電阻的一端連接到VDD。第一個電阻的另一端連接到差分輸出節點OUT；第二個電阻的另一端連接到第二個差分輸出節點OUTB。一個輸出級(未示出)將出現在OUT和OUTB端的電壓差轉換為邏輯信號Din。
差分放大器151包含兩個匹配耗盡型N-溝道MOSFET晶體管N1和N2，以及一個第三N-溝道MOSFET晶體管N3。晶體管N3具有連接到尾電流節點的漏極、連接到VSS的源極、和連接到輸入節點BIAS的柵極。用偏置電路(未示出)設置BIAS，偏置電路設置從尾電流節點流經晶體管N3的尾電流IA，以便N3用作差分放大器151的電流源。
匹配晶體管N1和N2的源極連接到尾電流節點，并因此根據施加到它們柵級的差分電壓而分開尾電流IA。晶體管N1的柵級接收來自VREFM發生器190(圖4)的信號VREFM，并且晶體管N2的柵級接收線電壓信號VBL。N1的漏極連接到輸出節點OUT，以及N2的漏級連接到輸出節點OUTB。
差分放大器153與差分放大器151相同。差分放大器153包含兩個匹配耗盡型N-溝道MOSFET晶體管N4和N5，以及一個第三N-溝道MOSFET晶體管N6。晶體管N6具有連接到尾電流節點的漏極、連接到VSS的源極和連接到輸入節點BIAS的柵極。BIAS設置從尾電流節點流經晶體管N6的尾電流IB，以使N6用作差分放大器153的電流源，并且IA＝IB。
匹配晶體管N4和N5的源極連接到尾電流節點，并因此根據施加到它們柵級的差分電壓而分開尾電流IB。晶體管N4的柵級接收線電壓信號VBL，并且晶體管N5的柵級接收來自參考選擇器130(圖4)的信號VREFD1。N5的漏極連接到輸出節點OUT，以及N4的漏極連接到輸出節點OUTB。
由于差分放大器151和153都連接到負載電路155，尾電流IA和尾電流IB都必須從正的干線電壓VDD流過負載電路155。合成的電流IA+IB根據VREFM、VREFD1和VBL的值在兩個負載電阻之間分開。例如，考慮圖5A中在時間周期T1內所示的條件，其中VBL＝VREFD1＝VDD和VREFM＝VDD/2。在這些條件下，N2將比N1更難驅動，并且傳送IA中的一半還多，從而與OUT相比降低了OUTB的電壓。N4和N5將被近似同樣地驅動并且平分IB，因而由于放大器153的結果，沒有差分電壓出現在OUT/OUTB交叉處。凈效應是在OUT和OUTB之間的正的差分電壓，表示Din應該被設置為邏輯高狀態。
對于圖5A的時間周期T2，VREFD1保持在VDD并且VREFM保持在VDD/2，但是VBL降到VDD/2，因此，N1和N2將被近似相同地驅動并且平分IA，因而由于放大器151的結果，沒有差分電壓出現在OUT/OUTB交叉處。然而，N5將比N4更難驅動，并且傳送超過IB的一半，因此與OUTB相比降低了OUT處的電壓。凈效應是在OUT和OUTB之間的負差分電壓，表示Din應該被設置為邏輯低狀態。
繼續圖5A的時間周期T3，VBL＝VREFM＝VDD/2，但是參考選擇器130現在將VREFD1設置到VSS。因此，N1和N2將被近似相同地驅動并且平分IA，因而由于放大器151的結果，沒有差分電壓出現在OUT/OUTB交叉處。然而，N4比N5更難驅動，并且傳送超過IB的一半，因此與OUT相比降低了OUTB處的電壓。凈效應是在OUT和OUTB之間的正差分電壓，表示Din應該被設置為邏輯高狀態。
最后，考慮圖5A的時間周期T4，當VREFD1保持在VSS并且VREFM保持在VDD/2，但是VBL降到VSS。在這些情況下，N1比N2更難驅動，并傳送超過IA的一半，因此與OUTB相比降低了OUT處的電壓。N4和N5將被近似相同地驅動并且平分IB，并因而由于放大器153的結果，沒有差分電壓出現在OUT/OUTB交叉處。凈效應是在OUT和OUTB之間的負差分電壓，表示Din應該被設置為邏輯低狀態。
本實施例的好幾個特點是顯而易見的。第一，當一個接收了差分輸入電壓而另一個沒有接收時，兩個差分放大器象征性的彼此補償，因此二者能驅動相同的負載電路以產生共同的輸出。第二，因此能相當精確產生的參考值都對應于傳輸線80上產生的值。第三，被象征性放大的差分輸入電壓為0.5VDD，而現有技術中單放大器結構放大同一線電壓的0.25VDD差分信號。
對于低壓信號，因為圖8的實施例使用大差分輸入電壓，所以它尤其有用并具有優良的噪聲容限。例如，考慮VDD＝1V以及VSS＝0V的情況并且兩個驅動器都盡量將VBL驅動到VDD，但由于噪聲或其它效應，VBL＝0.8V。現有技術的接收器將VBL＝0.8V與VREFH＝0.75V相比較并嘗試從0.05V差分電壓檢測邏輯高信號。另一方面，接收器150將放大在差分放大器151中的0.3V差分信號，并放大在差分放大器153中的反向-0.2V差分信號，其在現有技術的接收器中相當于放大了0.1V差分電壓。因此接收器150具有兩倍于現有技術的接收器的噪聲容限。
圖9示例了圖4的參考選擇器130的一個實施例。低電壓VL施加到P-溝道MOSFET晶體管P7的源極，以及高電壓VH施加到N-溝道MOSFET晶體管N7的源極。晶體管P7和N7的漏極都連接電源VREFD1，即參考選擇器130的輸出。晶體管P7和N7的柵極都連接DOUT1。當DOUT1為邏輯高信號時，傳遞VH作為VREFD1，并且當DOUT1為邏輯低信號時，傳遞VL作為VREFD1。如果必須計算P7和N7的閾值電壓，可調整VL和VH，以便VREFD1接近高線壓和低線壓。
圖10示例了圖4的參考選擇器130的第二個實施例。兩個傳輸門T1和T2都連接到VREFD1，即參考選擇器130的輸出。低壓VL連接到T1的輸入，以及高壓VH連接到T2的輸入。DOUT1連接反相器I1的輸入，反相器I1產生DOUT1的邏輯反向，DOUT1#。將DOUT1和DOUT1#施加到傳輸門T1的控制門以使當DOUT1為邏輯低時T1為開。將DOUT1和DOUT1#施加到傳輸門T2的反相控制門端以使當DOUT1為邏輯高時T2為開。
圖11示例了圖6的接收器350的一個實施例的電路圖，該電路接受4個參考電壓VDD、VSS、VREFM1、和VREFM2。與圖4/圖7中將兩個參考電壓多路復用到相同的晶體管柵極(晶體管N5)的方案不同，將圖11中的每個參考電壓提供給它自己的差分放大器中的自己的晶體管的柵極。根據Dout1的狀態激活和減活不同的差分放大器。
與接收器150中的對應電路類似，接收器350包含負載電路355和差分放大器351。然而在接收器350中，由于當Dout1是邏輯高值時VREFM1和VDD是兩個要被使用的比較電壓，所以將VREFM1施加給N1的柵極并將VDD施加給N5的柵極。
將控制電壓BIAS1施加到尾電流晶體管N3和N6，以分別促使它們產生匹配的尾電流IA1和IB1。然而，BIAS1可通過晶體管N14接地短路，而促使晶體管N3和N6關斷。將邏輯信號Dout1施加給反相器I2的輸入以產生Dout1的邏輯反相，Dout1#。將Dout1#施加給晶體管N14的柵極，以使當Dout1是邏輯高狀態時(圖7A的時間周期T1和T2)，N14保持關斷，從而促使差分放大器351和353執行如前述圖8的放大器151和153中描述的比較。然而，當Dout1為邏輯低狀態時(圖7A的時間周期T3和T4)，Dout1#激活N14以關斷流過差分放大器351和353的電流。
接收器350包括差分放大器357和359的重復設置，當減活差分放大器351和353時它們被激活，反之亦然。差分放大器357包括匹配的差分晶體管對N8和N9以及電流源晶體管N10。晶體管N8接收柵極電壓VREFM2。晶體管N9接收柵極電壓VBL。優選地，晶體管N8和N9同樣匹配晶體管N1和N2，盡管這不是必須的。
差分放大器359包括匹配的差分晶體管對N11和N12以及電流源晶體管N13。晶體管N11接收柵極電壓VBL。晶體管N12接收柵極電壓VSS。優選地，晶體管N11和N12同樣匹配晶體管N4和N5，盡管這不是必須的。
將控制電壓BIAS2施加到尾電流晶體管N10和N13，以使它們分別產生匹配的尾電流IA2和IB2。優選地，BIAS1＝BIAS2，并且N10、N13匹配N3、N6以使IA2和IB2具有如IA1和IB1被激活時的相同大小。BIAS2可通過晶體管N15接地短路，以促使晶體管N10和N13關斷。施加Dout1到晶體管N15的柵極，以使得當Dout1為邏輯低態時N15保持關斷(圖7A中的時間周期T3和T4)，這促使差分放大器357和359如前面圖8中的放大器151和153所述執行比較。然而，當Dout1為邏輯高狀態時(圖7A的時間周期T1和T2)，Dout1激活N15以關斷流經差分放大器357和359的電流。
可以從單獨的偏置電路提供BIAS1和BIAS2。可選地，能從共用BIAS電路中提供BIAS1和BIAS2，共用BIAS電路通過旁路晶體管(未示出)連接到BIAS1和BIAS2，當BIAS1或BIAS2接地短路時，該旁路晶體管能使BIAS1或BIAS2從BIAS斷開。
反相器型驅動器可以用于上述每個實施例。圖12示出了驅動器110的可選實施例的電路圖。驅動器110連接在VDD和輸出節點120之間的電阻112。輸出節點120還通過兩個N-溝道晶體管N20和N21的串聯組合連接到VSS。N20接收柵極電壓VGATE，比如固定在VDD/2。N21接收反相器I3的輸出以作為它的柵極電壓，反相器I3的輸入則連接到Dout1。當Dout1為邏輯高值時，關斷晶體管N21并且通過電阻112上拉節點120。當Dout1為邏輯低值時，導通晶體管N21并且通過晶體管N20和N21下拉節點120。驅動器110與反相器型驅動器相比具有小輸入電容。
本領域技術人員應認識到，能設想許多其它的器件結構排列而未討論許多設計參數。例如，圖11的電路可通過使用三個差分放大器和使接收一個中點電壓的差分放大器斷開，來適應具有該唯一中點電壓的三參考電壓系統。或者，圖4的參考選擇器130可適應多路復用的兩個中點電壓，也允許圖8的接收器用于圖6的系統中。具體的電壓、電阻值、晶體管尺寸等可根據不同應用變化，而未作具體限定。同樣，體現在單個功能塊中的功能可使用多個共同運轉電路或塊來實施，反之亦然。描述的集成電路可為從和向另一個電路輸入和發送數字數據的任何一種電路，比如微處理器或其它可編程處理器、存儲器控制器、存儲器件、串行器/解串器等。這樣的微小改變和實施細節都包括在本發明的實施例中，并且意欲落入權利要求的保護范圍。
前面的實施例為示例性的。盡管該說明書在好幾個位置中可引用“一”、“一個”、“另一個”、或者“一些”實施例，但是這并不必須意味著每個都參考同樣的實施例，或者該特點僅僅應用于單個實施例。
本申請要求2002年12月31日提交的韓國專利申請No.2002-87887和2003年4月21日提交的韓國專利申請No.2003-25085的優先權，這里引證其公開內容供參考。
權利要求
1.一種具有同時雙向(SBD)輸入/輸出電路的集成電路，該SBD輸入/輸出電路包括驅動器，用于響應于驅動器輸入信號而驅動SBD傳輸線；接收器，用于將在SBD傳輸線上的第一電壓與第一和第二參考電壓相比較，并根據該比較結果把輸入信號輸出到該集成電路；以及參考選擇電路，用于響應于該驅動器輸入信號而控制由接收器使用的第一和第二參考電壓中的至少一個。
2.根據權利要求1的集成電路，其中該接收器包括連接到共用輸出節點的第一和第二差分放大器，每個差分放大器具有第一和第二輸入節點，每個差分放大器的第一輸入節點連接到該傳輸線，第一差分放大器的第二輸入節點連接到第一參考電壓，第二差分放大器的第二輸入節點連接到第二參考電壓。
3.根據權利要求2的集成電路，其中該共用輸出節點包括第一和第二差分輸出節點，該接收器還包括第一和第二匹配負載電阻，該第一負載電阻連接在第一電源電壓和第一差分輸出節點之間，該第二負載電阻連接在第一電源電壓和第二差分輸出節點之間，并且其中每個差分放大器包括電流源，在尾節點產生尾電流；第一場效應晶體管，具有連接到第一輸入節點的柵極、連接到第一差分輸出節點的漏極、和連接到該尾電流節點的源極；以及第二場效應晶體管，匹配該第一場效應晶體管，該第二場效應晶體管具有連接到第二輸入節點的柵極、連接到第二差分輸出節點的漏極、和連接到該尾電流節點的源極。
4.根據權利要求3的集成電路，其中該第一和第二差分放大器電流源彼此匹配。
5.根據權利要求4的集成電路，其中該第一和第二差分放大器的第一和第二場效應晶體管彼此匹配。
6.根據權利要求1的集成電路，其中該參考選擇電路包括產生第二參考電壓的參考信號發生器，當該驅動器輸入信號是邏輯高壓時參考信號發生器將第二參考電壓設置為高線電壓，以及當該驅動器輸入信號是邏輯低壓時參考信號發生器將第二參考電壓設置為低位線電壓。
7.根據權利要求6的集成電路，該參考信號發生器包括第一和第二補償旁路晶體管，具有耦接于接收驅動器輸入信號的共用輸入節點的柵極，當激活時該第一旁路晶體管將低壓傳遞給輸出節點，當激活時該第二旁路晶體管將高壓傳遞給輸出節點。
8.根據權利要求7的集成電路，該第一旁路晶體管具有連接到近似低壓的第二參考電壓的漏極，該第二旁路晶體管具有連接到近似高壓減去第二旁路晶體管的閾值電壓的第二參考電壓的漏極。
9.根據權利要求6的集成電路，該參考信號發生器包括第一和第二傳輸門，具有共用輸出節點并耦接到接收驅動器輸入信號的共用輸入節點，以使當驅動器輸入信號是邏輯低壓時第一傳輸門被激活以及當驅動器輸入信號是邏輯高壓時第二傳輸門被激活，第一傳輸門具有連接到低參考電壓的輸入，第二傳輸門具有連接到高參考電壓的輸入。
10.根據權利要求6的集成電路，其中該參考選擇電路進一步包括產生第一參考電壓作為高壓和低壓之間的中點電壓的中間-電壓發生器。
11.根據權利要求10的集成電路，其中該中間-電壓發生器還產生用于在相同集成電路上的其它SBD電路的第一參考電壓。
12.根據權利要求10的集成電路，其中該中間-電壓發生器還將第一參考電壓輸出到與傳輸線相連的第二集成電路。
13.根據權利要求1的集成電路，其中該傳輸線被集成在集成電路上，并且其中該SBD輸入/輸出電路與相同集成電路上的另一SBD輸入/輸出電路經過傳輸線相通。
14.根據權利要求1的集成電路，其中該驅動器包括連接在第一電源電壓和SBD傳輸線終端之間的電阻器、具有連接到SBD傳輸線終端的漏極和連接到第二晶體管漏極的源極的第一晶體管、具有連接第二電源電壓的源極的第二晶體管，其中該第一晶體管的柵極接收近似第一和第二電源電壓之間一半的電壓信號，并且其中通過驅動器輸入信號控制第二晶體管的柵極。
15.一種具有同時雙向(SBD)輸入/輸出電路的集成電路，該SBD輸入/輸出電路包括驅動器，響應于驅動器輸入信號而驅動SBD傳輸線；接收器，將SBD傳輸線上的第一電壓與第一和第二參考電壓中的至少一個相比較，并將取決于比較結果的輸入信號輸出到該集成電路；以及中點電壓產生電路，當與第二集成電路上的相同電路相連時，當驅動器驅動邏輯高信號并且在第二集成電路上的驅動器驅動SBD傳輸線上的邏輯低信號時，該中點電壓產生電路產生近似SBD傳輸線上的電壓的第一中點電壓，當驅動器驅動邏輯低信號并且在第二集成電路上的驅動器驅動SBD傳輸線上的邏輯高信號時，該中點電壓產生電路產生近似SBD傳輸線上的電壓的第二中點電壓；其中當驅動器輸入信號被設置為使驅動器驅動邏輯高信號時，參考選擇電路選擇第一中點電壓作為第一參考電壓，當驅動器輸入信號被設置為使驅動器驅動邏輯低信號時，參考選擇電路選擇第二中點電壓作為第二參考電壓。
16.根據權利要求15的集成電路，其中該中點電壓產生電路包括具有第一中點電壓存在的輸出終端的第一驅動電路、以及具有第二中點電壓存在的輸出終端的第二驅動電路，當驅動邏輯高信號和邏輯低信號時，第一和第二驅動電路分別匹配于該驅動器。
17.根據權利要求15的集成電路，其中該接收器接收第一中點電壓作為對第一差分晶體管對中的一個晶體管的輸入并接收第二中點電壓作為對第二差分晶體管對中的一個晶體管的輸入，并且其中該參考選擇電路選擇性地激活差分晶體管對之一并且減活其它的差分晶體管對，以選擇出哪個中點電壓將與SBD傳輸線上的第一電壓相比較。
18.一種從同時雙向(SBD)傳輸線上的電壓解碼遠距離發信號的數據的方法，所述方法包括向接收器提供第一參考電壓，該第一參考電壓具有在第一電壓和第二電壓之間的預定電壓；向接收器提供第二參考電壓，該第二參考電壓具有響應于輸入信號從第一電壓和第二電壓中選定的一個；向接收器提供SBD傳輸線上的電壓，該SBD傳輸線上的電壓具有從第一電壓、第二電壓、以及第一和第二電壓之間的中點電壓中選定的一個；將SBD傳輸線上的電壓與第一和第二參考電壓相比較；以及基于該比較，輸出代表遠距離發信號的數據的邏輯狀態的數據信號。
19.根據權利要求18的方法，其中將SBD傳輸線上的電壓與第一和第二參考電壓作比較的步驟包括提供第一參考電壓和SBD傳輸線上的電壓作為對共享第一尾電流的第一差分晶體管對的輸入；提供第二參考電壓和SBD傳輸線上的電壓作為對共享第二尾電流的第二差分晶體管對的輸入；和驅動來自第一和第二差分晶體管對的共用負載對，以使經過負載對的差分電壓代表二者比較的結果。
20.根據權利要求18的方法，其中提供第二參考電壓的步驟包括當本地發信號的數據是邏輯高時設置第二參考電壓為高壓，以及當本地發信號的數據是邏輯低時設置第二參考電壓為低壓。
21.根據權利要求18的方法，其中提供第一參考電壓的步驟包括提供在邏輯高壓和邏輯低壓之間的中間電壓。
22.根據權利要求21的方法，其中提供在邏輯高壓和邏輯低壓之間的中間電壓的步驟包括產生代表SBD傳輸線上的電壓的第一中點電壓，當遠距離發信號的數據具有低邏輯狀態并且本地發信號的數據具有高邏輯狀態時，期望該第一中點電壓；產生代表SBD傳輸線上的電壓的第二中點電壓，當遠距離發信號的數據具有高邏輯狀態并且本地發信號的數據具有低邏輯狀態時，期望該第二中點電壓；和提供該第一中點電壓作為當本地發信號的數據的邏輯狀態為高時的中間電壓，以及提供第二中點電壓作為當本地發信號的數據的邏輯狀態為低時的中間電壓。
23.一種同時雙向(SBD)輸入/輸出電路，包括驅動器，將驅動器輸入信號驅動到傳輸線；接收器，同時將傳輸線上的電壓與兩個不同電壓相比較，并顯示兩個不同電壓中的哪一個更接近傳輸線上的電壓；以及參考選擇電路，基于驅動器輸入信號的狀態而設置兩個不同電壓中的至少一個。
24.一種系統，包括第一傳輸線；第一和第二集成電路，分別具有通過各自的輸入/輸出墊耦接到第一傳輸線的同時雙向(SBD)輸入/輸出電路，其中每個SBD輸入/輸出電路包括驅動驅動器輸入信號的驅動器，同時將第一傳輸線上的電壓與兩個不同電壓相比較并顯示兩個不同電壓中哪一個更接近第一傳輸線上的電壓的接收器，以及基于驅動器輸入信號的狀態而設置兩個不同電壓中的至少一個的參考選擇電路。
25.根據權利要求24的系統，進一步包括在第一和第二集成電路的每個上的參考信號發生器電路，在兩個電路上的參考信號發生器電路通過至少一個第二傳輸線連接，以產生兩個不同電壓中的至少一個。
全文摘要
在實施例中包含使用具有同時雙向(SBD)輸入/輸出電路的方法和裝置。在示例的系統中，基于SBD電路中的驅動器當前驅動的數據，在SBD電路中的接收器將位線電壓與代表位線上期望的兩個電壓的兩個不同電壓相比較。描述和要求了其它的實施例。
文檔編號H04L5/14GK1514546SQ200310125200
公開日2004年7月21日 申請日期2003年12月31日 優先權日2002年12月31日
發明者金玗燮, 金 燮 申請人:三星電子株式會社