專利名稱：同時雙向輸入/輸出電路的制作方法
技術領域：
本公開涉及同時雙向輸入/輸出(I/O)電路，用于同時發送和接收數據，以及采用該同時雙向I/O電路地數據再現方法。
背景技術：
同時雙向I/O系統能同時在單個數據總線上發送和接收數據。因此，這種系統的數據帶寬基本上是傳統的、單向系統的兩倍。
圖1是具有兩個傳統的同時雙向I/O電路的數據傳傳輸系統100的示意性框圖。參考圖1，數據傳輸系統100包括第一10和第二60同時雙向I/O電路，它們共享系統總線50。第一同時雙向I/O電路10包括第一輸出緩沖器20a和第一輸入緩沖器40a，而第二同時雙向I/O電路60包括第二輸出緩沖器20b和第二輸入緩沖器40b。
第一輸出緩沖器20a將從引腳(pad)11接收的數據Dout1推向系統50總線。第一輸入緩沖器40a具有四個輸入端，Dout1、Din1、Vref1以及Vref2，以及輸出端Out1。第一輸入緩沖器40a從系統總線50接受輸入信號Din1，以及根據來自引腳11的數據Dout1的邏輯狀態(即，高(HIGH)還是低(LOW))，第一輸入緩沖器40a接受第一基準電壓Vref1還是接受第二基準電壓Vref2。第一輸入緩沖器40a將所接收的數據Din1與所接收的第一或第二基準電壓Vref1或Vref2進行比較，同時檢測由第二輸出緩沖器20b驅動的數據Dout2。
第二輸出緩沖器20b將從引腳11’接收的數據Dout2推向系統總線50。第二輸入緩沖器40b根據來自引腳11’的數據Dout2的邏輯狀態(例如，高還是低)，接收系統總線50上的數據Din2和第一基準電壓Vref1還是接收系統總線50上的數據Din2和第二基準電壓Vref2。第二輸入緩沖器40b將所接收的數據Din2與所接收的第一或第二基準電壓Vref1或Vref2進行比較，并檢測受第一輸出緩沖器20a驅動的數據Dout1。根據第一和第二輸出緩沖器20a和20b的輸出信號，確定系統總線50上的數據Din1和數據Din2的電平。
圖2是示例說明圖1的數據傳輸系統100的操作的時序圖。此時，將第一基準電壓Vref1設置為所接收的數據Dout1和Dout2的擺幅的約75％，以及將第二基準電壓Vref2設置成所接收的數據Dout1和Dout2的擺幅的約25％。
參考圖1和2，首先，如果分別在引腳11和11’的數據Dout1和Dout2均位于邏輯高狀態，第一和第二輸入緩沖器40a和40b將第一基準電壓Vref1用作用于比較的基準電壓。由于第一和第二輸出緩沖器20a和20b的輸出信號為邏輯高，系統總線50上的電壓Din1和Din2也為邏輯高。這在圖2的時間片A中示出。
第一和第二輸出緩沖器40a和b分別放大系統總線50上的邏輯高電壓Din1和第一基準電壓Vref1間以及系統總線50上的邏輯高電壓Din2和第一基準電壓Vref1間的差值以便分別檢測數據OUT1和OUT2，如圖2所示。
另一方面，如果來自引腳11的數據Dout1為邏輯高，以及來自引腳11’的數據Dout2為邏輯低，如圖2的時間片B所示，第一輸入緩沖器40a將第一基準電壓Vref1設置為基準電壓，以及第二輸入緩沖器40b將第二基準電壓Vref2設置為基準電壓。在這種情況下，系統總線50上的組合電壓Din1和Din2具有中間值Vmid，其在數據高電壓Vh和數據低電壓V1間。第一輸入緩沖器40a放大系統總線50上的電壓Din1(＝Vmid)和第一基準電壓Vref1(＝0.75Vh)間的差值以便檢測為低且由第二輸出緩沖器20b驅動的數據OUT1(＝Dout2)。
同時，第二輸入緩沖器40b放大系統總線50上的電壓Din2(＝Vmid)和第二基準電壓Vref2(＝0.25Vh)間的差值以便檢測為高且由第一輸出緩沖器20a驅動的數據OUT2(＝Dout1)。
本領域的普通技術人員很容易理解如剩余的時間片C-E所示，根據每個數據Dout1和Dout2的狀態，第一和/或第二傳統同時雙向I/O電路10和60的操作。
傳統同時雙向I/O電路10和60的一個問題在于它們具有僅約25％的數據讀取的擺幅容限(基準電壓和系統總線50上的電壓間)。
本發明的實施例解決了現有技術的這些和其他局限。

發明內容
為此，本發明地一個目的在于提供一種同時雙向輸入/輸出電路。
本發明的另一個目的在于提供一種數據檢測器，所述數據檢測器包括第一輸入，用于接受第二數據生成裝置置于所述數據通道上的邏輯狀態的信號；第二輸入，用于接受所述數據通道上的當前信號；第一基準電壓，表示所述數據通道上的邏輯高信號；第二基準電壓，表示所述數據通道上的邏輯低信號；第三基準電壓，為所述第一基準電壓和所述第二基準電壓的平均值；以及比較器，用來將所述數據通道上的當前信號與所述第一基準電壓進行比較，以及將所述數據通道上的當前信號與所述第三基準電壓進行比較，或將所述數據通道上的當前信號與所述第二基準電壓進行比較，并且將所述數據通道上的當前信號與所述第三基準電壓進行比較。
本發明的再一個目的時提供一種用于在連接到數據通道的第一數據生成裝置，檢測由第二數據生成裝置置于所述數據通道上的數據的方法，所述第一和第二數據生成裝置的每一個用來同時將數據置于所述數據通道上，所述方法包括將所述數據通道的當前狀態與預定基準電壓進行比較，所述基準電壓具有基本上在表示所述數據通道的低狀態的基準電壓和表示所述數據通道的高狀態的基準電壓的中間的值。
從而，使得根據本發明的系統比傳統電路更少受噪聲、功率或其他干擾的影響。


圖1是具有兩個傳統的同時雙向I/O電路的數據傳輸系統的示意性框圖。
圖2是示例說明圖1的數據傳輸系統的操作的時序圖。
圖3是根據本發明的實施例，同時雙向I/O電路的示意性框圖。
圖4是圖3的輸入緩沖器的第一電路圖。
圖5是圖3的輸入緩沖器的第二電路圖。
圖6是示例說明圖3的同時雙向I/O電路的操作的時序圖。
圖7是根據本發明的實施例，包括同時雙向I/O電路的數據傳輸系統的示意性框圖。
圖8是示例說明圖7的數據傳輸系統的操作的時序圖。
具體實施例方式
本發明的實施例包括雙向I/O電路，該雙向I/O電路包括分別具有約等于將在系統總線上讀出的電壓范圍的25％、50％和75&的值的三個基準電壓VrefL、VrefM以及VrefH。該雙向I/O電壓的結構允許將在系統總線上讀出的信號與基準電壓進行比較以便它們所比較的電壓具有比現有電路更大的容限。這允許該雙向通信系統比傳統更快和更精確地檢測數據。
圖3是根據本發明的實施例的同時雙向I/O電路的示意性框圖。參考圖3，同時雙向I/O電路300包括輸出緩沖器320和輸入緩沖器350。輸出緩沖器320連接在總線330和輸入端310之間。輸出緩沖器320從輸入端310接收即使傳送的輸出信號Dout，緩沖所接收的信號，然后將最終信號傳送給總線330。即使傳送的輸出信號Dout是邏輯高或邏輯低。
輸入緩沖器350連接在總線330和輸入端310之間，并接受三個電壓基準輸入VrefL、VrefM和VrefH。輸入緩沖器350將來自總線330的信號Din1與基準電壓VrefH和VrefM對或基準電壓VrefM和VrefL對進行比較，總線330還連接到來自同時雙向I/O電路300的外部源的引腳340。基于比較，輸入緩沖器在輸出端OUT1產生輸出信號，輸出端OUT1再現從引腳340接收的輸入信號IN。從三個基準電壓VrefH、VrefM以及VrefL選擇兩個基準電壓VrefH和VrefM或VrefM和VrefL是由從輸入端310接收的即使傳送的輸出信號Dout的邏輯狀態(高或低)而定。
如圖4的更詳細的示意視圖所示，輸入緩沖器350包括并聯連接在輸入端310(Dout)和總線330(OUT)之間的第一360和第二380信號檢測電路。響應具有第一邏輯狀態(例如，高)的即使傳送的輸出信號Dout，第一信號檢測電路360放大總線330上的信號Din的電壓和第一基準電壓VrefH間或總線330上的信號Din的電壓和第二基準電壓VrefM間的差值，并將放大結果輸出給第一和第二輸出端OUT和OUTB。
輸入緩沖器350的第二信號檢測電路380包括分別連接到第一信號檢測電路360的第一和第二輸出端OUT和OUTB的第一和第二輸出端。響應具有第二邏輯狀態(例如，低)的即使傳送的輸出信號Dout，第二信號檢測電路380放大總線330上的信號Din的電壓和第二基準電壓VrefM間，或總線330上的信號Din的電壓和第三基準電壓VrefL間的差值。最好，用差分放大器實現第一和第二信號檢測電路360和380的每一個。
第一基準電壓VrefH定義為輸入數據IN的高電平，第三基準電壓VrefL定義為輸入數據IN的低電平，以及第二基準電壓VrefM位于VrefL和VrefH之間，更具體地說，定義為第一和第三基準電壓VrefH和VrefL的和的一半。最好，第二基準電壓VrefM是輸入數據IN的可能擺幅的一半，即VrefM＝(VrefH+VrefL)/2。
輸入緩沖器350中的第一信號檢測電路360包括差分放大器369和371、許多NMOS晶體管361、373和375，以及電阻器365和367。NMOS晶體管361連接在節點374和地基準電壓VSS之間，并在其柵極接收即使傳送的輸出信號Dout。電阻器365連接在節點363和第二輸出端OUTB之間，以及電阻器367連接在節點363和第一輸出端OUT之間。
差分放大器369中的NMOS晶體管369_1連接在第一輸出端OUT和節點ND1之間并在其柵極接收第二基準電壓VrefM。差分放大器369中的NMOS晶體管369_2連接在第二輸出端OUTB和節點ND1之間，并在其柵極接收總線330上的電壓Din。
差分放大器371中的NMOS晶體管371_1連接在第二輸出端OUTB和節點ND3之間并在其柵極接收總線330上的電壓Din。差分放大器371中的NMOS晶體管371_2連接在第一輸出端OUT和節點ND3之間并在其柵極接收第一基準電壓VrefH。
NMOS晶體管373連接在節點ND1和地電壓VSS之間并在其柵極接收偏壓“bias”。NMOS晶體管375連接在節點ND3和地電壓VSS之間并在其柵極接收偏壓“bias”。
輸入緩沖器350中的第二信號檢測電路380包括差分放大器389和391、多個MOS晶體管381、393和395，以及電阻器385和387。其連接與信號檢測電路360類似。特別地，PMOS晶體管381連接在電源電壓VDD和節點383之間并在其柵極接收將傳送的輸出電壓Dout。電阻器385連接在節點383和第一輸出端OUT之間，以及電阻器387連接在節點383和第二輸出端OUTB之間。
差分放大器389中的NMOS晶體管389_1連接在第二輸出端OUTB和節點ND5之間并在其柵極接收總線330上的電壓Din。差分放大器389中的NMOS晶體管389_2連接在第一輸出端OUT和節點ND5之間并在其柵極接收第二基準電壓VrefM。
差分放大器391中的NMOS晶體管391_1連接在第一輸出端OUT和節點ND7之間并在其柵極接收第三基準電壓VrefL。差分放大器391中的NMOS晶體管391_2連接在第二輸出端OUTB和節點ND7之間并在其柵極接收總線330上的電壓Din。
NMOS晶體管393連接在節點ND5和地電壓VSS之間并在其柵極接收偏壓“bias”。NMOS晶體管395連接在節點ND7和地電壓VSS之間并在其柵極接收偏壓“bias”。
圖5是示例說明實現圖3的輸入緩沖器350的另一種方法的第二電路圖。參考圖5，輸入緩沖器350中的第一信號檢測電路360包括差分放大器565和567、多個NMOS晶體管569、571、573和575，以及電阻器561和563。
電阻器561連接在電源電壓VDD和第二輸出端OUTB之間，以及電阻器563連接在電源電壓VDD和第一輸出端OUT之間。
差分放大器565中的NMOS晶體管565_1連接在第一輸出端OUT和節點ND11之間并在其柵極接收第二基準電壓VrefM。差分放大器565中的NMOS晶體管565_2連接在第二輸出端OUTB和節點ND11之間并在其柵極接收總線330上的電壓Din。
差分放大器567中的NMOS晶體管567_1連接在第二輸出端OUTB和節點ND13之間并在其柵極接收總線330上的電壓Din。差分放大器567中的NMOS567_2連接在第一輸出端OUT和節點ND13之間并在其柵極接收第一基準電壓VrefH。
節點ND11經串連在一起的NMOS晶體管569和573連接到地電壓VSS。即使傳送的輸出信號Dout應用到NMOS晶體管569的柵極上，以及將偏壓“bias”應用到NMOS晶體管573的柵極上。
通過串連在一起的NMOS晶體管571和575，將節點ND13連接到地電壓VSS。即使傳送的輸出信號Dout應用到NMOS晶體管571的柵極上，以及將偏壓“bias”應用到NMOS晶體管575的柵極上。
輸入緩沖器350中的第二信號檢測電路380包括差分放大器585和587、多個MOS晶體管589、591、593和595，以及電阻器581和583。
電阻器581連接在電源電壓VDD和第一輸出端OUT之間，以及電阻器583連接在電源電壓VDD和第二輸出端OUTB之間。
差分放大器585中的NMOS晶體管585_1連接在第一輸出端OUT和節點ND15之間，并在其柵極接收第二基準電壓VrefM。差分放大器585中的NMOS晶體管585_2連接在第二輸出端OUTB和節點ND15之間，并在其柵極接收總線330上的電壓Din。
差分放大器587中的NMOS晶體管587_1連接在第二輸出端OUTB和節點ND17之間并在其柵極接收總線330上的電壓Din。差分放大器587中的NMOS晶體管587_2連接在第一輸出端OUT和節點ND17之間并在其柵極接收第三基準電壓VrefL。
節點ND15通過串連在一起的MOS晶體管589和593連接到地電壓VSS。即使傳送的輸出信號Dout應用到PMOS晶體管589的柵極，以及將偏壓“bias”應用到NMOS晶體管593的柵極。
節點ND17通過串連在一起的MOS晶體管591和595，連接到地電壓VSS。即使傳送的輸出信號Dout應用到PMOS晶體管591的柵極，以及將偏壓“bias”應用到NMOS晶體管595的柵極上。
圖5中所示的緩沖器350通過與上面參考圖4描述的相同信號操作。這兩個實施例的區別是設備內結構的布局。
圖6是示例說明圖3的同時雙向I/O電路的操作的時序圖。現在，將參考圖3、4和6描述圖3的同時雙向I/O電路的操作。
在時間片A中，因為從輸入端310接收的即使傳送的輸出信號Dout為邏輯高，啟動第一信號檢測電路360，以及停止第二信號檢測電路380。由于晶體管361和381的操作，將即使傳送的輸出信號Dout用作選擇信號以便啟動第一信號檢測電路360或第二信號檢測電路380。
如果從來自引腳340的同時雙向檢測電路300的外部接收的輸入信號IN為邏輯高，總線330上的信號Din的電平與第一基準電壓VrefH相同。因此，差分放大器369放大總線330上的電壓Din與第二基準電壓VrefM間的差值，并將所放大的差分信號輸出給第一和第二輸出端OUT和OUTB。差分放大器371也是有效的，因為放大器371的兩個輸入具有相同的輸入電平(等于VrefH的Din，以及信號VrefH本身)，放大器372的輸出將不影響差分放大器369的輸出。此時，第一輸入端OUT的輸出信號處于邏輯高狀態，如圖6的時間片A所示。
在時間片B，即將傳送的輸出信號Dout具有邏輯高電平，以及輸入信號IN具有邏輯低電平。因此，總線330上的電壓Din與邏輯高電平和邏輯低電平之和的中間電平相同，即，第二基準電壓VrefM。因為Dout仍然為高，第一信號檢測電路360仍然有效。因此，差分放大器371放大總線330上的電壓Din(＝VrefM)和第一基準電壓VrefH間的差值，并將所放大的差分信號輸出給第一和第二輸出端OUT和OUTB。差分放大器369的輸入均等于VrefM，以致放大器369不影響輸出線OUT和OUTB。此時，用于第一輸出端OUT的輸出信號處于邏輯低狀態。
在時間片C，即將傳送的輸出信號Dout具有邏輯低電平，以及輸入信號IN具有邏輯高電平。因為Dout為低，由于晶體管361和381的操作，停止第一信號檢測電路360，以及啟動第二信號檢測電路380。如圖6的時間片C所示，總線330上的信號Din的電壓電平為即使傳送的輸出信號Dout的邏輯低電平和輸入信號IN的邏輯高電平之和的中間值，即，第二基準電壓VrefM。
因此，差分放大器391放大總線330上的電壓Din(＝VrefM)和第三基準電壓VrefL間的差值，并將所放大的差分信號輸出給第一和第二輸出端OUT和OUTB。如在上述例子中，差分放大器389不影響輸出端OUT和OUTB的輸出，因為放大器389的輸入沒有差別。在這里，第一輸出端OUT的輸出信號為邏輯高電平。
如圖6的時間片D所示，即將傳送的輸出信號Dout具有邏輯低電平，以及輸入信號IN還具有邏輯低電平。因為Dout為低，停止第一信號檢測電路360，以及啟動第二信號檢測電路380。總線330上的信號Din的電壓電平變為第三基準電壓VrefL，VrefL為邏輯低，因為信號Dout和IN均為低。
因此，差分放大器389放大總線330上的電壓Din(＝VrefL)和第二基準電壓VrefM間的差值并將所放大的差分信號提供給第一和第二輸出端OUT和OUTB。如上，差分放大器391不影響差分放大器389的輸出信號。此時，第一輸出端OUT的第一輸出信號具有邏輯低電平。
基于圖3、5和6的同時雙向I/O電路300的操作與上面已經描述過的基于圖3、4和6的同時雙向I/O電路300的操作相同。因此，將不詳細地描述參考那些圖的操作。
如上所述，根據本發明的實施例的同時雙向I/O電路300能檢測具有50％擺幅容限(swing margin)的輸入數據IN。換句話說，對輸入到I/O電路300的信號的每個組合來說，輸入緩沖器350中的至少一個差分放大器將輸入信號IN將高于或低于IN值50％的基準電壓進行比較。
圖7是根據本發明的實施例，包括兩個同時雙向I/O電路300的數據傳輸系統的示意框圖。參考圖7，數據傳輸系統700包括第一同時雙向I/O電路300、第二同時雙向I/O電路300′，以及連接兩個I/O電路的系統總線(或通道)750。能在單獨的半導體設備中形成I/O電路300、300′。
容納I/O電路300、300′的半導體器件，每個能包括連接一個或多個半導體器件中的其他I/O電路的多個同時雙向I/I電路。操作中，能并聯同時雙向I/O電路以便它們能在其他相應的系統總線上并行地將數據傳送到彼此和并聯地從彼此接受數據。
然而，為了方便，圖7僅表示第一和第二同時雙向I/O電路300、300′和一條系統總線750。
第一同時雙向I/O電路300包括第一輸出緩沖器320和第一輸入緩沖器350，以及第二同時雙向I/O電路300′包括第二輸出緩沖器320′和第二輸入緩沖器350′。第二同時雙向I/O電路300′的結構和操作與圖3的同時雙向I/O電路300相同。
圖8是示例說明圖7中所示的數據傳輸系統的操作的時序圖。現在將參考圖4、7和8描述數據傳輸系統700的操作。
首先，如果從引腳310接收的數據Dout1和從引腳310′接收的數據Dout2為邏輯高狀態，如圖的8的時間片A所示，第一和第二輸出緩沖器320和320′分別將邏輯高數據Dout1和Dout2輸出到相應的總線330和330′。
如參考圖4所述，因為Dout1和Dout2均為高，啟動第一和第二輸入緩沖器350和350′的每一個的第一信號檢測電路360，以及停止第一和第二輸入緩沖器350和350′的每一個的第二信號檢測電路380。因此，第一輸入緩沖器350接收第二基準電壓VrefM和總線330上的數據Din1，放大它們之間的差值，以及檢測邏輯高狀態中的數據OUT1(＝Dout2)。第二輸入緩沖器350′接收第二基準電壓VrefM和總線330′上的數據Din2，放大它們之間的差值，并檢測邏輯高狀態中的數據OUT2(＝Dout1)。
如果從引腳310接收的數據Dout1為邏輯高狀態以及從引腳310′接收的數據Dout2為邏輯低狀態，如圖8的時間片B所示，總線330和330′上的數據Din1和Din2的電平分別具有邏輯高電平和邏輯低電平的中間值。
基于即將傳送的信號Dout1，分別啟動和停止第一輸入緩沖器350的第一和第二信號檢測電路360和380。因此，第一輸入緩沖器350接收第一基準電壓VrefH和總線330上的數據Din1，放大它們之間的差值，以及檢測從第二輸出緩沖器320′輸出的邏輯低狀態中的數據OUT1(＝Dout2)。
分別啟動和停止第二輸入緩沖器350′的第一和第二信號檢測電路360和380。因此，第二輸入緩沖器350′接收第三基準電壓VrefL以及總線330′上的數據Din2，放大它們之間的差值，并檢測從第一輸入輸出緩沖器320輸出的邏輯高狀態中的數據OUT2(＝Dout1)。
如果從引腳310接收的數據Dout1處于邏輯低狀態，以及從引腳310′接收的數據Dout2處于邏輯高狀態，如圖8的時間片C所示，總線330和330′上的數據Din1和Din2的電平分別具有邏輯高電平和邏輯低電平的中間值。即，Din1＝Din2＝(Dout1+Dout2)/2。
如參考圖4所述，啟動第一輸入緩沖器350的第一和第二信號檢測電路360和380。因此，第一輸入緩沖器350接收第三基準電壓VrefL和總線330上的數據Din1，放大它們間的差值，并檢測從第二輸出緩沖器320’輸出的邏輯高狀態中的數據OUT1(＝Dout2)。
分別啟動和停止第二輸入緩沖器350’的第一和第二信號檢測電路360和380。因此，第二輸入緩沖器350’接收第一基準電壓VrefH以及總線330’上的數據Din2，放大它們間的差值，并檢測從第一輸出緩沖器320輸出的邏輯低狀態中的數據OUT2(＝Dout1)。
圖8中的剩余時間片D、E和F中的第一和第二同時雙向I/O電路300、300’的操作如參考圖3、4和6所述。
因此，包括根據本發明的實施例的同時雙向I/O電路的系統檢測具有約50％的擺幅容限的輸入數據，以致其比傳統電路更少受噪聲、功率或其他干擾的影響。如上所述，通過使用三個基準電壓和即將傳送的輸出信號的組合，所檢測的每個輸入信號具有約50％的擺幅容限。
盡管已經參考優選實施例，具體示出和描述了本發明，但是本領域的普通技術人員將理解到，在不脫離由附加權利要求書限定的本發明的精神和范圍的情況下，可在形式和細節方面做出各種改變。
權利要求
1.一種用于檢測由第一數據生成裝置置于雙向數據通道上的數據的數據檢測器，所述數據檢測器包括第一輸入，用于接受第二數據生成裝置置于所述數據通道上的邏輯狀態的信號；第二輸入，用于接受所述數據通道上的當前信號；第一基準電壓，表示所述數據通道上的邏輯高信號；第二基準電壓，表示所述數據通道上的邏輯低信號；第三基準電壓，為所述第一基準電壓和所述第二基準電壓的平均值；以及比較器，用來將所述數據通道上的當前信號與所述第一基準電壓進行比較，以及將所述數據通道上的當前信號與所述第三基準電壓進行比較，或將所述數據通道上的當前信號與所述第二基準電壓進行比較，并且將所述數據通道上的當前信號與所述第三基準電壓進行比較。
2.如權利要求1所述的數據檢測器，其中，所述比較器用來使其比較同步。
3.如權利要求2所述的數據檢測器，其中，由所述比較器進行的特定的同步比較由來自所述第一輸入的信號而定。
4.如權利要求1所述的數據檢測器，其中，所述比較器包括第一差分放大器，用來將所述數據通道上的所述當前信號與所述第一基準電壓進行比較；以及第二差分放大器，用來將所述數據通道上的所述當前信號與所述第三基準電壓進行比較。
5.如權利要求4所述的數據檢測器，其中，所述比較器包括第三差分放大器，用來將所述數據通道上的所述當前信號與所述第二基準電壓進行比較；以及第四差分放大器，用來將所述數據通道上的所述當前信號與所述第三基準電壓進行比較。
6.如權利要求5所述的數據檢測器，其中，所述比較器包括開關，用來當所述第一輸入的邏輯信號處于第一狀態時，接通所述第一差分放大器和所述第二差分放大器，以及當位于所述第一輸入的邏輯信號處于第二狀態時，斷開所述第一差分放大器和所述第二差分放大器。
7.如權利要求6所述的數據檢測器，其中，所述比較器包括第二開關，用來當所述第一輸入的所述邏輯信號處于所述第一狀態時，斷開所述第三差分放大器和所述第四差分放大器，以及用來當所述第一輸入的所述邏輯信號處于所述第二狀態時，接通所述第三差分放大器和所述第四差分放大器。
8.一種用于在連接到數據通道的第一裝置，檢測由第二裝置置于所述數據通道上的數據的數據檢測器，所述數據通道用來同時從所述第一和第二裝置接受數據，所述數據檢測器包括第一輸入，用來接受所述第一裝置置于所述數據通道上的邏輯狀態；第二輸入，用于接受所述數據通道的當前數據狀態；基準電壓輸入；以及比較器，用來同時將來自所述第二輸入的信號與所述基準電壓進行比較，其中根據表示所述第一裝置置于所述數據通道上的邏輯狀態的電壓，啟動所述比較器。
9.如權利要求8所述的數據檢測器，其中，所述數據通道能處于高數據狀態、低數據狀態，或近似位于所述高和低數據狀態的中間的數據狀態。
10.如權利要求9所述的數據檢測器，其中，所述高數據狀態由第一電壓表示，以及其中所述低數據狀態由第二電壓表示。
11.如權利要求10所述的數據檢測器，其中，所述基準電壓為近似位于所述第一和第二電壓間的電壓。
12.如權利要求10所述的數據檢測器，其中，所述比較器包括第一部件，用來同時將來自所述第二輸入的所述信號與所述第一電壓進行比較以及將來自所述第二輸入的所述信號與所述基準電壓進行比較，以及第二部件，用來同時將來自所述第二輸入的所述信號與所述第二電壓進行比較，以及將來自所述第二輸入的所述信號與所述基準電壓進行比較。
13.如權利要求12所述的數據檢測器，其中，在任何指定時間，只有所述比較器的所述第一部件或所述第二部件有效。
14.如權利要求13所述的數據檢測器，其中，來自所述第一輸入的信號確定所述比較器的所述第一部件還是所述第二部件有效。
15.如權利要求12所述的數據檢測器，其中，所述比較器的所述第一部件包括第一差分放大器，包括具有由所述基準電壓驅動的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號驅動的柵極的第二晶體管；以及第二差分放大器，包括具有由所述第一電壓驅動的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號驅動的柵極的第二晶體管。
16.如權利要求12所述的數據檢測器，其中，所述比較器的所述第二部件包括第一差分放大器，包括具有由所述基準電壓驅動的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號驅動的柵極的第二晶體管；以及第二差分放大器，包括具有由所述第二電壓驅動的柵極的第一晶體管，以及包括具有由來自所述第二輸入的信號驅動的柵極的第二晶體管。
17.一種用于檢測連接到第一數據生成裝置和第二數據生成裝置的雙向數據通道上的數據的數據檢測系統，所述數據檢測系統包括在所述第一數據生成裝置上第一輸入，用于接受所述第一數據生成裝置置于所述數據通道上的邏輯狀態的信號，第二輸入，用于接受所述數據通道上的當前信號，第一基準電壓，表示所述數據通道上的邏輯高信號，第二基準電壓，表示所述數據通道上的邏輯低信號，第三基準電壓，為所述第一基準電壓和所述第二基準電壓的平均值，以及比較器，用來同時將所述數據通道上的當前信號與所述第一基準電壓進行比較，以及將所述數據通道上的當前信號與所述第三基準電壓進行比較，或同時將所述數據通道上的當前信號與所述第二基準電壓進行比較以及將所述數據通道上的當前信號與所述第三基準電壓進行比較；以及在所述第二數據生成裝置上第一輸入，用于接受所述第二數據生成裝置置于所述數據通道上的邏輯狀態的信號，第二輸入，用于接受所述數據通道上的當前信號，第一基準電壓，第二基準電壓，第三基準電壓，以及比較器，用來同時將所述數據通道上的當前信號與所述第一基準電壓進行比較，以及將所述數據通道上的當前信號與所述第三基準電壓進行比較，或同時將所述數據通道上的當前信號與所述第二基準電壓進行比較以及將所述數據通道上的當前信號與所述第三基準電壓進行比較。
18.如權利要求17所述的數據檢測系統，其中，所述比較器的每一個包括第一差分放大器，用來將所述數據通道上的當前信號與所述第一基準電壓進行比較；第二差分放大器，用來將所述數據通道上的當前信號與所述第三基準電壓進行比較；第三差分放大器，用來將所述數據通道上的當前信號與所述第二基準電壓進行比較；以及第四差分放大器，用來將所述數據通道上的當前信號與所述第三基準電壓進行比較。
19.如權利要求18所述的數據檢測系統，其中，所述比較器的每一個用來啟動所述第一和第二差分放大器或第三和第四差分放大器。
20.如權利要求19所述的數據檢測系統，其中，由來自各個數據生成裝置中的第一端子的信號確定每個數據生成裝置的比較器中，哪個差分放大器有效。
21.一種用于在連接到數據通道的第一數據生成裝置，檢測由第二數據生成裝置置于所述數據通道上的數據的方法，所述第一和第二數據生成裝置的每一個用來同時將數據置于所述數據通道上，所述方法包括將所述數據通道的當前狀態與預定基準電壓進行比較，所述基準電壓具有基本上在表示所述數據通道的低狀態的基準電壓和表示所述數據通道的高狀態的基準電壓的中間的值。
22.如權利要求21所述的用于檢測數據的方法，進一步包括將所述數據通道的當前狀態與表示所述數據通道的低狀態的基準電壓或表示所述數據通道的高狀態的基準電壓進行比較。
23.如權利要求22所述的用于檢測數據的方法，其中，所述數據通道的當前狀態的比較同時發生。
24.如權利要求22所述的用于檢測數據的方法，進一步包括確定是否將所述數據通道的當前狀態與表示所述數據通道的低狀態的基準電壓或表示所述數據通道的高狀態的基準電壓進行比較。
25.如權利要求24所述的用于檢測數據的方法，其中，所述確定是基于所述第一數據生成裝置置于所述數據通道上的數據的邏輯狀態。
26.如權利要求25所述的方法，進一步包括，當所述數據通道的當前狀態將與表示所述數據通道的高狀態的基準電壓進行比較時基于所述第一數據生成裝置置于所述數據通道上的數據的高邏輯狀態，啟動所述比較器的第一部分；以及同時將所述數據通道的當前狀態與所述預定基準電壓進行比較，以及將所述數據通道的當前狀態與表示所述數據通道的高狀態的基準電壓進行比較。
27.如權利要求25所述的方法，進一步包括，當所述數據通道的當前狀態將與表示所述數據通道的低狀態的基準電壓進行比較時基于所述第一數據生成裝置置于所述數據通道上的數據的低邏輯狀態，啟動所述比較器的第二部分；以及同時將所述數據通道的當前狀態與所述預定基準電壓進行比較，以及將所述數據通道的當前狀態與表示所述數據通道的低狀態的基準電壓進行比較。
28.在具有連接到雙向數據通道的兩個數據生成裝置的系統中，所述數據通道用來使由所述兩個數據生成裝置同時將數據置于其上，用于在第一所述數據生成裝置，確定由第二生成裝置置于所述數據通道上的數據的方法，所述方法包括確定由所述第一數據生成裝置置于所述數據通道上的數據的邏輯狀態；將所述數據通道的當前狀態與第一基準電壓進行比較，所述第一基準電壓為約等于如果第一和第二數據生成裝置將具有不同的邏輯狀態的數據置于所述數據通道上時所述數據通道所處的電壓；以及將所述數據通道的當前狀態與另外的基準電壓進行比較。
29.如權利要求28所述的方法，其中，將所述數據通道的當前狀態與另外的基準電壓比較包括將所述數據通道的當前狀態與第二基準電壓進行比較，所述第二基準電壓等于如果所述第一和第二數據生成裝置將具有高邏輯狀態的數據置于所述數據通道上時所述數據通道所處的電壓；或將所述數據通道的當前狀態與第三基準電壓進行比較，所述第三基準電壓等于如果所述第一和第二數據生成裝置將具有低邏輯狀態的數據置于所述數據通道上時所述數據通道所處的電壓。
30.如權利要求29所述的方法，基于由所述第一數據生成裝置置于所述數據通道上的數據的邏輯狀態，將所述數據通道的當前狀態與所述第二基準電壓或所述第三基準電壓進行比較。
全文摘要
公開了一種用于檢測位于具有兩個節點的雙向數據通道上的數據的數據檢測器。數據通道上的數據是置于兩個節點的數據通道上的數據的組合。在第一節點的數據檢測器將從數據通道接收的數據與多個基準電壓進行比較。哪個基準電壓用于比較是由在第一節點的數據通道上的數據的狀態而定。通過將來自數據通道的數據與不只一個基準電壓進行比較，能檢測到具有約50％的擺幅容限的數據，以致其比傳統電路更少受噪聲、功率或其他干擾的影響。還公開了用于檢測數據的方法。
文檔編號H04L25/03GK1497413SQ0315982
公開日2004年5月19日 申請日期2003年9月25日 優先權日2002年9月25日
發明者崔楨煥 申請人:三星電子株式會社