專利名稱：數字和模擬電視信號的數字化及處理設備的制作方法
技術領域：
本發明涉及處理模擬和/或數字信號的設備，尤其涉及集成電路，此集成電路利用多個時鐘頻率數字化及處理不同的模擬和/或數字信號。
集成電路即IC，廣泛地應用于所有類型的電子設備。隨著這些電子設備變得越來越復雜，實現所有所需功能所必需的IC數量也要增加，并且/或者需要將幾個IC的功能結合到單獨的IC中。在把多種功能整合進單獨的IC時，希望降低IC的內部復雜性。
當前的電視使用許多不同的IC處理來自各種各樣地面的和非地面信號源的模擬和數字電視信號。然而，下一代的數字/模擬電視將被期望具有比當前電視更高的集成度。更高的集成度意味著需要更少的IC，其中，通過幾個獨立IC實現的處理功能被整合進一個IC中。然而，把模擬電視信號接收機的處理與數字電視信號所需的處理結合在一起會有各種各樣的障礙。
一個涉及模擬和數字電視信號處理IC集成的問題是不同的視頻信號源(包括模擬和數字)可能需要模-數(A/D)轉換器以便在不同的取樣率下運行。模擬電視信號基于行鎖定頻率或色度副載波鎖定頻率，而數字調制的(數字)電視信號基于它們自身的符號速率。另外，當異步時鐘存在時，當前的A/D技術產生不利于A/D性能的數字串擾。
我們已知使用采用空閑頻率操作的數字插值法的單獨的數字解調器。另外，模擬信號的第二信道處理利用異步取樣頻率來實現。然而，在后面的情況中，主信道被鎖定在輸入的模擬電視信號的一個參數，如水平同步脈沖或色同步信號。
本發明是一種單獨的系統IC，通過使用未鎖定在輸入信號的一個參數的公用頻率源，該系統IC執行多個模擬和/或數字信號的同步數字化及處理。所有輸入信號的高性能取樣和處理因而得以實現。
本發明為使用未鎖定于任一系統的單個基準頻率(基準時鐘)的兩個信道規定了標準模擬視頻解碼。也就是說，該基準時鐘不是基于或鎖定于任一輸入信號的可鎖定特性。針對衛星和地面電視信號的兩種數字信號處理器被改進，以用于執行基于同一基準頻率的處理。本發明提供多個信道的所有A/D和數字信號處理器的同步頻率操作，以防止對輸入信號的錯誤取樣和處理。
在本發明的一種形式中，一特定頻率的單個基準時鐘被輸入至一個時鐘發生器中，該時鐘發生器產生在IC上的A/D轉換器和解碼電路/邏輯所需的所有工作頻率(時鐘信號)。該基準時鐘是獨立的，例如未被鎖定至輸入信號的任何同步特性。
因為只有一個通過其生成其他所有取樣和處理頻率的基準時鐘，因此，A/D將能夠以高達10-比特的精度高性能地運行，幾乎沒有數字噪聲。這利用異步取樣頻率通常是不可能的，這是因為取樣模擬輸入所需的“靜帶”已不再存在。然而，利用基于本發明的單個基準時鐘(頻率)的多個取樣頻率，這些在數字轉換間的靜帶得以保留。
本IC的一個處理衛星(數字)廣播電視信號的電路/邏輯部分使用一差補器以合適的符號速率相關頻率(例如40MHz)處理輸入信號，不過實際取樣可以在不同頻率(例如54MHz)進行。類似的處理過程被用于地面數字或殘留邊帶(VSB)電視信號，其中兩倍于該符號速率是一個合適的頻率(例如21.54MHz)，同時，取樣頻率(時鐘信號)高于該特定頻率(例如27MHz)。模擬電視信號處理也在每一信道的特定頻率(例如18MHz)上完成。盡管模擬電視信號取樣未鎖定于輸入行速率，但水平頻率可利用每一信道的子取樣精度決定。最后的取樣速率轉換器具有把亮度頻率(例如13.5MHz)與每個色差信號(例如6.75MHz)相加的頻率(例如27MHz)。這就提供了數據輸出的非抖動行。此外，本IC的色度解調器使用了鎖定于每一輸入信號的輸入色同步信號的數字離散時間振蕩器(DTO)。因此，盡管在電路/邏輯的不同處理部分中異步時鐘是固有的，但使用同步時鐘可完成所有的數字處理，例如利用四種電視信號系統。
本發明也實現在雙重NTSC信號處理部分的大部分數字電路中的雙重使用。數字彩色解碼器(DCD)執行用于解碼NTSC視頻的所有必要信號處理功能，包括分離亮度和色度的梳狀濾波；用于產生色差信號的色度解調；使信號分離、取樣速率轉換(SRC)同步于(sync)標準接口頻率；以及垂直消隱時間(VBI)數據限幅。VBI通常包括閉合字幕、“V-芯片”父母控制/受歡迎程度信息、節目指南、圖文電視數據等。主信道視頻和次信道視頻都包括所有這些功能，其中該次信道視頻通常用于畫中畫(PIP)。
依照本發明的另一個方面，DCD把僅復制兩個信道所需的實際數據存儲分量的兩個信道組合在一起，并且通過以兩倍于所需取樣/時鐘頻率運行并在每個時鐘周期切換信道而對大部分處理使用同樣的電路。因此，舉例來說，在36MHz，在每隔一個時鐘周期處理每個18MHz的信道。
在另一個形式中，本發明包括模擬信號處理部分和時鐘發生器。模擬信號處理部分可被用于處理具有同步分量的模擬信號，如水平同步脈沖等。時鐘發生器可被用于根據模擬信號處理部分使用的外部基準信號產生內部時鐘信號，其中該外部基準信號獨立于模擬信號的同步分量。
在另一形式中，本發明包括模擬信號處理部分、數字信號處理部分、與模擬信號處理部分相關的第一A/D轉換器、與數字信號處理部分相關的第二A/D轉換器。該集成電路還包括一時鐘發生器，它可被操作用于從該單個基準時鐘信號分別向第一和第二模-數轉換器提供第一和第二時鐘信號，其中，第一和第二時鐘信號提供第一和第二模-數轉換器的同步操作。
在又一個形式中，本發明包括模擬信號處理部分、數字信號處理部分、和時鐘發生器。該時鐘發生器可被操作用于產生由模數處理部分使用的不同頻率的多個時鐘信號，其中，該時鐘發生器使用給定頻率的單個基準時鐘信號，該頻率獨立于輸入模擬和/或數字信號的任何同步特性。該模擬和數字信號處理部分同步處理它們各自的模擬和數字信號。
本發明參照附圖進行描述，其中

圖1是一典型系統的方框圖，在此系統中可以使用本IC；圖2是在圖1所示典型系統中使用的IC的方框圖，它結合了本發明的一個實施例；圖3是顯示了在圖2的IC中使用的各種數字頻率的圖；圖4是圖2中IC的數字彩色解碼器的方框圖；圖5是圖2中IC的梳狀濾波器實施方案的方框圖。
在這幾張圖中，相應的標號表示相應的部分。
參照圖1，其中描述了適于使用根據本發明的IC的系統10的方框圖。系統10包括用于信號和/或數據及信息處理的多個集成電路，其中，至少一個IC需要多個時鐘、時鐘頻率、或時鐘/定時信號以便于起到適當的作用。此類IC可以被稱為多時鐘IC。應該認識到，系統10是利用本發明的多時鐘IC的一個典型環境/應用。依照在此公布的原理，系統10的多時鐘IC可以采用本專業技術人員所知的許多種形式并且/或者執行很多功能。
在系統10中，多時鐘IC對來自不同信號源的各種電視信號格式執行電視信號處理。簡而言之，結合本發明的多時鐘電視信號處理器IC可適用于/被操作用于處理數字衛星電視信號、地面(包括電纜分發)數字電視信號、和地面(包括電纜分發)模擬電視信號。在各種編碼方案和/或調制方案中可以提供這些模擬和數字信號。
系統10包括電視信號處理設備12，此設備可以是電視設備、機頂盒等(統稱“電視設備”)。電視信號處理設備12包括解碼所接收的電視信號的處理電路/邏輯16。處理電路/邏輯16可被操作用于解碼和處理來自直播衛星(DBS)系統20的使用例如QPSK(正交相移鍵控)調制/解碼格式調制的數字調制的模擬音頻和視頻電視信號或傳輸(“數字電視信號”)。處理電路/邏輯16也可被操作用于解碼和處理來自地面數字電視(DTV)天線26的數字電視信號。此類電視信號可使用VSB(殘留邊帶)調制/解碼格式進行數字調制。
處理電路/邏輯16還可被用于處理經過信號路徑或線路32由地面模擬天線30接收的模擬音頻和視頻電視信號(“模擬電視信號”)，以及來自CATV(有線電視)系統34的模擬電視信號。模擬電視信號的調制/編碼格式通常是NTSC，但也可以使用其它格式。模擬電視信號的處理通常包括通過適當的電路、軟件、和/或其他元件數字化輸入信號。也可以解碼和處理來自CATV系統34的數字電視信號。應當理解，電視設備12適于接收和處理來自不同于所示信號源的模擬和/或數字電視信號。
電視信號處理設備12通常還包括存儲器18，存儲器18包括用于控制電視信號處理設備12的操作的存儲的程序指令(例如軟件)。提供電路/邏輯24是為了電視信號處理設備12的其他功能，該功能不是理解或實施本發明所必需的，并且不會對其進行詳細描述。
系統10也包括耦合至處理電路/邏輯16的顯示器14，并且適于顯示電視信號的視頻部分(及其任何OSD)。在機項盒等情況中，顯示器14與所附的電視機的顯示器相關。輸出38也可以從處理設備12把音頻和/或視頻提供給另一設備(包括錄像機等)。
電視信號處理設備12可以是模擬/數字電視，該設備包括但不限于由Indianapolis，Indiana的Thomson Consumer Electronics，Inc.制造的DTV-320 HDTV(高清晰度電視)、諸如高清晰度數字電視(HDTV)的數字電視、可以利用模擬/數字電視信號的機頂盒、電視信號存儲設備，或能夠處理各種形式的電視信號的其它任意設備。
依照本發明的一個方面，系統10中的多個IC的至少一個IC是多時鐘IC。在處理電視設備12的電路/邏輯16中利用的多時鐘IC被稱為通用鏈路IC，并在圖2中示出。通用鏈路IC40是混合信號設計的集成電路，即，它具有模擬和數字電視信號處理電路，并且把幾個電視信號處理功能合并或集成至一個IC中。
參照圖2，其中顯示了在電視設備12中使用的通用鏈路IC40的方框圖。通過使用一給定頻率的外部產生的單個基準時鐘信號，不同頻率的多時鐘信號可由通用鏈路IC40產生。通用鏈路IC40包括接收外部產生的基準時鐘信號的I/O針48。在本實施例中，通用鏈路IC40使用外部提供的27MHz基準時鐘信號。其他外部基準時鐘信號頻率可以按照在此提出的原理使用。
顯然，外部基準時鐘信號不基于或鎖定于任何可鎖定的特性，如輸入電視信號(模擬或數字)的同步脈沖或色同步信號。相反，外部基準時鐘信號被選擇用于提供容易的乘法和除法運算，以用于產生適當頻率的時鐘信號，從而適應通用鏈路IC40的電路/邏輯的不同部分或塊的時鐘信號頻率要求。
在通用鏈路IC40中，外部基準時鐘信號被提供給鎖相環(PLL)合成器50，該合成器在輸出/線路52上產生給定頻率的輸出時鐘信號。在此，PLL輸出時鐘信號被選擇為108MHz，并且可以被認為是內部基準時鐘信號。所有剩余的所需時鐘信號通過該內部基準時鐘信號產生。
108MHz的內部基準時鐘信號被提供至時鐘發生器54，時鐘發生器54包括合適的電路/邏輯以產生多時鐘頻率。由時鐘發生器54產生的實際時鐘信號數根據特定IC的時鐘信號要求而定。在通用鏈路IC40中，時鐘發生器54產生四個(4)不同頻率的時鐘信號和一個(1)與內部基準時鐘信號的頻率相同的時鐘信號。之后，每一個生成的時鐘信號被路由至該電路/邏輯的適當部分或塊。
根據本發明，由PLL時鐘合成器50產生的內部IC基準時鐘頻率是外部基準時鐘頻率的倍數。具體來說，內部IC基準時鐘頻率最好為外部基準時鐘頻率優選的整數倍。同樣選擇內部IC基準時鐘頻率，以使其可被分為多個IC時鐘信號或頻率，它們可由該電路/邏輯的不同部分或塊使用。
在當前情況中，內部基準時鐘信號頻率是108MHz，它四倍于(4)27MHz的外部基準時鐘頻率。之后，時鐘發生器54產生54MHz時鐘信號，它是108MHz內部IC時鐘信號的一半(1/2)，36MHz的時鐘信號是108MHz內部IC時鐘信號的三分之一(1/3)，27MHz的時鐘信號是108MHz內部IC時鐘信號的四分之一(1/4)，18MHz的時鐘信號是108MHz內部IC時鐘信號的六分之一(1/6)。因此，時鐘發生器54產生4個子時鐘，這些子時鐘是沒有相移的主內部時鐘的分諧波。
決定內部時鐘信號頻率的另一個因素是通用鏈路IC40的電路/邏輯的各部分或塊的取樣率或定時速率。如上所述，通用鏈路IC40包括3個主要部分。這3個主要部分是“衛星鏈路”部分42，可操作此部分接收和解調/解碼衛星傳輸的電視信號；“VSB(殘留邊帶)鏈路”部分44，可被操作以接收和解調/解碼地面傳輸的通用數字和/或數字高分辨率(HDTV)信號；和“DCD”(數字彩色解碼)部分46，它是電路/邏輯的一個塊，可被操作用于提供交換、色度解調和NTSC(模擬)信號的其他信號處理。通用鏈路IC40提供幾個獨立的解碼/解調系統，包括用于主模擬電視信號的第一系統、用于輔助模擬電視信號的第二系統(如PIP或畫中畫和/或POP或畫上畫)、用于數字衛星電視信號的第三系統，以及用于數字地面電視信號的第四系統。部分42、44和46獨立且并行操作。由于各種信號的性質不同，因此，電路/邏輯的部分或塊的各部分電路/邏輯需要不同的定時或取樣頻率。
衛星鏈路部分42接受I，Q輸入至合適的“x-比特”A/D轉換器。尤其是，提供I和Q輸入至使用54MHz時鐘信號定時或取樣的雙6-比特A/D轉換器56。解調塊58和前向糾錯(FEC)塊60還處理衛星廣播數字電視信號。尤其是，解調塊58和FEC塊60使用一插補器以在衛星廣播數字電視信號的一個適當符號速率相關頻率上處理衛星廣播(數字)信號。在當前情況中，適當的符號率是40MHz。然而，盡管僅需40MHz的時鐘或取樣信號，但雙6-比特A/D轉換器56利用54MHz IC時鐘信號定時或取樣(過取樣)輸入電視信號。54MHz時鐘提供的時鐘或取樣頻率比所需的時鐘或取樣頻率提高35％。
與衛星鏈路部分42類似，VSB部分44通過適當的“x-比特”A/D轉換器接收VSB數字廣播電視信號。VSB部分44通過以27MHz時鐘信號定時的10-比特A/D轉換器62接收VSB信號。解調塊64、均衡器塊66、相位追蹤塊68、和前向糾錯(FEC)塊70還處理地面廣播數字電視信號。尤其是，解調塊64，均衡器塊66、相位追蹤塊68、和FEC塊70以兩倍于VSB(即，地面)廣播數字電視信號的符號速率相關頻率處理VSB信號。在當前情況下，合適的符號速率頻率是10.77MHz，所以，兩倍于該適當符號速率頻率是21.54MHz。然而，即使僅需要21.54MHz時鐘或取樣信號，10-比特A/D轉換器62還是利用了27MHz的IC時鐘信號來定時或取樣(過取樣)輸入電視信號。27MHz的時鐘提供的時鐘或取樣頻率比所需的取樣頻率提高大約25％。
在DCD部分46中，使用模擬電視信號的每一信道的18MHz時鐘信號完成模擬取樣。盡管這些取樣未鎖定于輸入電視信號的特性，但該水平頻率是利用每個信道的子取樣頻率來確定的。DCD部分46可被操作用于在DCD模擬電路部分72接收兩個模擬電視信號(例如一個用于主信道，另一個用于PIP或POP)。其四個(4)CV/Y信號被輸入至適于把信號傳送至兩個10-比特A/D轉換器76和78的開關74。其兩組獨立的C、U，和V INS被輸入至適于把信號傳送至兩個10-比特A/D轉換器82和84的開關80。這四個10-比特A/D轉換器76、78、82和84的輸出被輸入至雙信道NTSC數字彩色解碼器86。在27MHz(依次為亮度的13.5MHz和每一色差信號的6.75MHz)實現最終取樣率轉換。這提供了數據輸出的非抖動線路。此外，色度解調器使用鎖定于每一輸入信號的輸入色同步信號的數字離散時間振蕩器(DTO)。
盡管異步特征在這四個信號系統中是固有的，但所有的A/D處理和數字信號處理均可使用同步時鐘完成。另外，時鐘發生器54產生的每一IC時鐘信號頻率等于或高于電路/邏輯的適當部分的合適操作所需的時鐘/取樣信號頻率。這種過取樣可在隨后的特定信號的處理中實現。色度解調部分102和104、以及SRC和同步處理器110和112可以補償A/D和信號處理器部分的同步操作產生的不良效果。消除這種效果的技術是本技術領域的專業技術人員所熟知的，所以不在此進行詳細討論。
因為只有一個通過其產生其他所有取樣和處理頻率的基準時鐘信號，因此A/D將能夠以高性能(例如高達10-比特的精度)運行并且幾乎沒有數字噪聲。因為取樣模擬信號所需的“靜帶”不再存在，所以不可能利用異步取樣頻率。然而，利用基于同一時鐘的多個取樣頻率，數字轉換之間的靜帶得以保存。(見圖3)。
本發明的另一個方面是處理NTSC電視信號的數字電路部分的雙重用途。在這點上，參照圖4，其中描述了DCD塊86的方框圖。DCD塊86執行兩個NTSC(模擬)電視信號所有必需的信號處理功能。DCD塊86包括兩個梳狀濾波器90和92，用以分離來自兩個分別輸入模擬電視信號亮度和色度開關94和96的兩個輸入模擬電視信號的亮度和色度。相應的亮度和色度開關94和96均定時于36MHz(兩倍于單信道的18MHz的所需頻率)，這樣，每一信道的色度和亮度分量在每一時鐘上交換。因此，在36MHz，在每隔一個時鐘周期處理每個18MHz的信道。
色度分量被輸入相應的ACC和色度解調塊102和109。UV分量同時被轉發至分用器98和100以獲得相應的獨立的U和V分量。在相應的UV開關106和108，相應的分用器98和100的U和V輸出與色度解調模塊102和104(色差信號)U和V的輸出結合在一起，它再次被定時在36MHz(兩倍于單獨信道的18MHz的所需頻率)，這樣，每一信道的色度和亮度分量在每一時鐘周期被轉換。因此，在36MHz，在每隔一個時鐘周期處理每個18MHz的信道。
亮度和UV分量被轉發至相應的取樣率轉換器和同步(sync)信號分離塊110及112以產生具有標準接口頻率的信號。此外，垂直消隱時間(VBI)數據限幅由數據限幅器114和116實現，在其中可獲得閉合字幕、“v-芯片”父母控制信息、圖文電視數據、節目指南信息等。相應的取樣率轉換器和同步處理器110和112以及相應數據限幅器114和116的輸出被輸入至視頻處理器118，以提供主信道視頻和第二(輔助)信道視頻。第二信道視頻通常用于PIP或POP。正如之前提到的，在色度解調部分102和104，以及SRC和同步處理器110和112中補償因為使用單個基準時鐘產生的不良結果。
參照圖5，在其中顯示了具有根據本發明一個方面的DCD塊86的大部分邏輯電路的雙重用途的梳狀濾波器實施方案的統稱為130的方框圖。18MHz的定時或取樣頻率的第一合成視頻被輸入至保存一行視頻的數據存儲設備134和梳狀濾波器132。與此同時，18MHz的定時或取樣頻率的第二合成視頻被輸入至保存一行視頻的數據存儲設備136和梳狀濾波器132。數據存儲設備134和136均以18MHz的取樣率定時。梳狀濾波器132以兩倍于18MHz或以36MHz定時。以此方式，梳狀濾波器132可以交替處理數據存儲設備134和136的輸出。
因此，DCD塊86把僅復制實際數據存儲分量的兩個信道結合在一起，以取代兩個完全不同的電路。通過以兩倍于所需頻率運行并在每個時鐘轉換信道，DCD塊86還對大部分處理使用同一電路。
盡管本發明已被描述為具有優選的設計和/或結構，但本發明在本公開的精神和范圍內可以進一步改進。因此，本申請并不背離在本發明涉及和所附權利要求范圍內的相關技術的已知或通常實施的本發明的公開。尤其是，本發明可適用于其他電路，在其中具有操作不同頻率需求的系統的先決條件，并希望在同一硅空間內操作系統/電路，除數字電路/邏輯外，尤其是那些具有A/D和其他模擬電路的電路。
權利要求
1.一種集成電路包括用于接收具有同步特性的模擬信號的信號輸入；用于接收外部基準時鐘信號的時鐘輸入；與該時鐘輸入耦合的時鐘發生器，用于根據該外部時鐘信號產生多個內部時鐘信號；與信號輸入和時鐘發生器耦合的信號處理部分，用于依照合適的信號標準處理模擬信號，該信號處理部分具有由多個內部時鐘信號中的一些相應的信號定時的電路/邏輯，其特征在于該外部基準時鐘獨立于模擬信號的同步特性，由此，該電路/邏輯由多個內部時鐘信號中的一些相應的信號定時，這些內部時鐘信號與輸入模擬信號的同步特性無關。
2.如權利要求1的集成電路，其特征在于該信號處理部分包括多個模數(A/D)轉換器和解碼電路/邏輯，其中A/D轉換器和解碼電路/邏輯均由多個內部時鐘信號中的一些相應信號定時。
3.權利要求1的集成電路，其特征在于該信號處理部分適于處理兩個獨立的模擬信號，這兩個獨立的模擬信號中的每一個都具有各自的同步特性，并且該外部基準時鐘信號與該同步特性無關。
4.如權利要求3的集成電路，其特征在于該模擬信號處理部分使用一個單個處理信道處理兩個獨立的模擬信號，該單個處理信道由一內部時鐘信號定時，該內部時鐘信號具有至少兩倍于處理模擬信號中的單獨一個信號所需的定時速率的時鐘速率。
5.如權利要求4的集成電路，其特征在于該模擬信號是電視信號。
6.如權利要求5的集成電路，其特征在于該同步特性包括水平同步脈沖和色同步信號之一。
7.如權利要求1的集成電路，其特征在于該信號處理部分可被進一步用于處理具有一同步特性的數字輸入信號，并且該外部基準時鐘信號與數字輸入信號的同步特性無關。
8.如權利要求7的集成電路，其特征在于數字輸入信號的同步特性是符號速率。
9.一種電視設備，包括用于接收輸入信號的信號輸入，該輸入信號具有一個同步特性；產生基準時鐘信號的時鐘信號發生器；與信號輸入和時鐘信號發生器耦合的信號處理器，具有按照合適的時鐘標準處理輸入信號并提供適于在顯示設備上顯示的輸出信號的電路/邏輯，該信號處理器根據該基準時鐘信號產生多個內部時鐘信號；以及與信號處理器耦合的信號輸出，用于接收并耦合輸出信號至顯示設備，其特征在于該基準時鐘信號與輸入信號的同步特性無關，并且信號處理器的電路/邏輯由多個內部時鐘信號中的一些相應信號定時，這些內部時鐘信號與輸入信號的同步特性無關。
10.如權利要求9的電視設備，其特征在于該信號處理部分包括多個模數(A/D)轉換器和解碼電路/邏輯，其中A/D轉換器和解碼電路/邏輯均由多個內部時鐘信號中的一些相應信號定時。
11.如權利要求10的電視設備，其特征在于該信號處理部分適于處理兩個獨立的模擬信號，這兩個獨立的模擬信號中的每一個都具有各自的同步特性，并且該基準時鐘信號與該同步特性無關。
12.如權利要求11的電視設備，其特征在于該模擬信號處理部分使用一個單個處理信道處理兩個獨立的模擬信號，該單個處理信道由一內部時鐘信號定時，該內部時鐘信號具有至少兩倍于處理模擬信號中的單獨一個信號所需的定時速率的時鐘速率。
13.如權利要求12的電視設備，其特征在于同步特性包括水平同步脈沖和色同步信號之一。
14.如權利要求9的電視設備，其特征在于該信號處理部分還可被操作用于處理具有一同步特性的數字輸入信號，該外部基準時鐘信號與該數字輸入信號的同步特性無關，并且該同步特性是符號速率。
15.一種用于處理具有同步分量的輸入信號的方法，該方法包括以下步驟接收具有同步分量的輸入信號；產生基準時鐘信號；根據該基準時鐘信號產生多個內部時鐘信號；使用模數(A/D)轉換器把模擬輸入信號轉換成數字信號，該模數轉換器使用多個內部時鐘信號之一定時；通過使用解碼電路/邏輯，根據適合的電視信號標準解碼轉換的電視信號，以提供適于顯示的輸出信號，該解碼電路/邏輯由多個內部時鐘信號中的至少一個信號定時，其特征在于該基準時鐘信號獨立于該同步分量而產生，其中A/D轉換器和解碼電路/邏輯由多個內部時鐘信號中的一些相應信號定時，該內部時鐘信號與輸入信號的同步特性無關。
16.如權利要求15的方法，其特征在于該接收步驟包括接收兩個模擬輸入信號，每一個均具有相應的同步特性，該轉換步驟包括把兩個模擬輸入信號轉換為相應的數字信號，以及該解碼步驟包括解碼兩個數字信號以便提供兩個使用一個處理信道的輸出信號，該單個處理信道由具有至少兩倍于處理單個模擬信號所需的時鐘速率的頻率的內部時鐘信號定時。
17.如權利要求15的方法，其特征在于該接收步驟還包括接收具有同步特性的數字輸入信號，并且該解碼步驟還包括使用解碼電路/邏輯解碼數字輸入信號，該解碼電路/邏輯由獨立于數字輸入信號的同步特性的相應的一個內部時鐘信號定時。
全文摘要
一種數字和模擬電視信號的數字化及處理設備,該設備使用被用于產生多個子時鐘信號的公用基準頻率源來執行數字化及處理功能,其中該基準頻率源獨立于輸入信號的任何同步特性。對雙信道模擬信號處理而言,公用頻率源并不鎖定于任一信道/輸入信號。數字信號處理基于同一公用基準頻率源來完成。優選地,本發明允許用于同步數字化及處理幾個模擬和數字電視信號所需的所有模－數轉換器和解碼電路/邏輯集成到同一個集成電路上,從而消除重復的頻率發生電路。
文檔編號H04N5/45GK1379958SQ00814265
公開日2002年11月13日 申請日期2000年10月11日 優先權日1999年10月13日
發明者E·S·卡爾斯加爾德, M·F·魯姆雷希, J·S·斯圖爾特 申請人:湯姆森許可公司