專利名稱：電器件及其制造方法
技術領域：
本發明涉及變容二極管，特別涉及適于集成的變容二極管。例如已發現這種變容二極管用于壓控振蕩器和鎖相環電路，壓控振蕩器和鎖相環電路常用于無線電通信裝置中。本發明還涉及這種器件的制造。
變容二極管是一種具有受合適電壓或偏置電流控制的電容的電器件。變容二極管例如可用于壓控振蕩器VCOs，其中振蕩器的頻率受所加電壓或偏置電流的控制。例如在需要可變頻率時，或信號需要與基準信號同步時采用VCOs。在無線電通信裝置例如便攜式/蜂窩電話中，VCOs常用于鎖相環PLL電路，產生合適的信號。這些應用的例子有產生與無線電接收機接收的信號同步的基準信號、調制/解調操作和頻率合成。現有技術已知有幾種適用于集成電路IC技術的變容二極管。R.A Molin和G.F.Foxhall在“Ion-ImplantedHyperabrupt Junction Voltage Variable Capacitors”(IEEE Trans.Electron Device，ED-19，pp267f，1972)中討論了用pn-二極管作可用于雙極、CMOS或BiCMOS技術中的變容二極管。還已知使用肖特基二極管或MOS二極管作變容二極管。例如S.M.Sze在“Physicsof Semiconductor Devices” (John Wiley & Sons 2ndEdition pp.368f)介紹了后者。已知變容二極管的集成取決于IC技術的能力。J.N.Burghartz，M.Soyuer，K.Jenkins在“Integrated RF and MicrowaveComponents in BiCMOS Technology”(IEEE Trans.ElectronDevices Vol.43，pp.1559-1570，Sept.1996)中回顧了按BiCMOS工藝的高頻RF應用的集成器件。如第1568頁和

圖12所述，變容二極管不是標準BiCMOS器件組的一部分。代之以提出了用雙極晶體管的集電極-基極結作變容二極管。J.Craninckx和M.S.J.Steyaert在“A1.8-GHz Low-Phase-Noise CMOS VCO Using Optimized HollowSpiral Inductors”(IEEE J.Solid-State Circuits，Vol.32，pp.736-744，May 1997)提出了用p+/n-阱結二極管作VCO中的變容二極管，該二極管可利用CMOS工藝集成。
盡管上述已知形式的變容二極管可以發揮適當的作用，但它們仍具有許多缺點。
已知變容二極管的一個缺點是，由于它們的高串聯電阻或需要附加的制造步驟，所以尤其是按常規CMOS工藝的高頻應用時，難以實現高品質因子Q。導致了低成品率和高制造成本。
已知pn-結變容二極管的另一個缺點是，在許多應用中，例如用于多數VCO電路時，DC去耦電容器需附加于設計中，使得設計更難以集成于IC中。從外部將DC去耦電容器用于IC提高了整個實施成本，消耗了印刷電路板PCB上的有效空間。在需要小且大量制造的手持裝置中，例如便攜式電話等中，這些缺點變得更明顯。
本發明的目的是提供一種克服或消除了上述問題的變容二極管。
通過提供一種具有隨電壓變化的電容的電器件可以克服或消除上述問題，該電器件包括半導體材料的第一區；形成于第一區中的半導體材料構成的第二區和第三區，第二和第三區通過隔離區隔離；形成于第一區上至少對應于隔離區的區處的電絕緣層；形成于絕緣層上至少對應于隔離區的區處的基本導電的元件，以便絕緣層電絕緣基本導電的元件與第一、第二和第三區；與基本導電元件連接的第一電極；及與第二和第三區連接的第二電極。
在本發明的優選實施例中，利用MOS晶體管的柵作器件的第一電極，并通過將漏和源連接在一起形成第二電極，提供具有隨電壓變化的電容的電器件。
通過提供一種具有隨電壓變化的電容的電器件，克服現有技術的這些問題，所說器件可以利用常規CMOS工藝實現。另外，由于絕緣層(在MOS晶體管的情況下為氧化層)將與第一電極(在MOS晶體管的情況下為柵)連接的基本導電的元件與第二電極(在MOS晶體管的情況下為源/漏)的第二和第三區隔離，該器件例如可用于VCO電路，而不需要DC去耦電容器。
本發明還提供一種使用如上所述的變容二極管的VCO、PLL和無線電通信裝置。另外，提供一種制造本發明的變容二極管的方法。
本發明的優點在于，利用常規CMOS工藝，在不附加任何制造步驟的條件下，甚至在高頻應用時，也可以實現具有高品質因子Q即低串聯電阻的變容二極管。因此可以高成品率低成本地制造變容二極管。
另外，本發明的優點在于，提供一種可利用常規CMOS工藝實現，且設計中不需要DC去耦電容器的VCO。于是，由于IC上不需要DC去耦電容器，且不需要從外部將之加到PCB上的IC，所以可以實現便宜且實際較小的VCO。這些優點甚至在需要小且大量制造的例如便攜電話等手持裝置中實施時，會變得更明顯。
有利的是，本發明通過利用常規CMOS工藝，提供了一種集成壓控振蕩器和/或鎖相環PLL電路，其中包括上述變容二極管。由于無線電通信裝置的許多功能可通過常規CMOS工藝集成，所以具有這些功能的VCO和/或PLL電路的集成允許本發明提供一種具有高集成度和小實際尺寸的無線電通信裝置。高集成度還降低了制造成本。
圖1展示了根據本發明第一實施例的包括PMOS增強晶體管的變容二極管；圖2展示了根據本發明第二實施例的包括NMOS增強晶體管的變容二極管；圖3展示了根據本發明第三實施例的包括NMOS耗盡晶體管的變容二極管；圖4展示了本發明第一實施例的工作情況；圖5是本發明第一實施例的等效電路圖；圖6是本發明第四實施例的壓控振蕩器的電路圖；圖7是本發明第五實施例的組合變容二極管的俯視圖；圖8是沿圖7的軸VIII-VIII的剖面圖；圖9是沿圖7的軸IX-IX的剖面圖；圖10是本發明第六實施例的組合變容二極管的俯視圖；圖11是沿圖10的軸XI-XI的剖面圖；圖12是沿圖10的軸XII-XII的剖面圖；圖13是沿圖10的軸XIII-XIII的剖面圖。
下面只用實例介紹本發明的各實施例。應注意，各附圖中所示的細節可以不按比例畫。相反，圖中各細節的尺寸選擇為便于理解本發明。
根據本發明，提供一種具有隨電壓變化的電容的電器件。這種器件也稱為變容二極管。應認識到，本發明的變容二極管容易與常規CMOS工藝結合。
圖1展示了本發明第一實施例的包括PMOS增強晶體管的變容二極管10。晶體管形成于p型硅襯底11上，n阱12從襯底的第一主表面起形成于p型硅襯底11中，p+源區13和p+漏區14形成于n阱12中。源和漏區13和14的雜質濃度選擇為大于阱區12的雜質濃度。此后，較好由氧化硅構成的絕緣層15形成于襯底的第一主表面上，多晶硅柵16形成于絕緣層15上，至少覆蓋n阱區12的一部分，隔開源區13和漏區14，這樣柵16與n阱區12電絕緣。通過連接源區13和漏區14形成變容二極管10的共用電極CA。分別利用源極17和漏極18構成與源區13和漏區14的連接。變容二極管10的第二電極CB通過柵極19連接到柵16。
圖2展示了根據本發明第二實施例的包括NMOS增強晶體管的變容二極管20。晶體管形成于p型硅襯底21中，p阱22從襯底的第一主表面起形成于p型硅襯底21中，n+源區23和n+漏區24形成于p阱22中。源和漏區23和24的雜質濃度選擇為大于阱區22的雜質濃度。此后，較好由氧化硅構成的絕緣層25形成于襯底的第一主表面上，多晶硅柵26形成于絕緣層25上，至少覆蓋p阱區22的一部分，隔開源區23和漏區24，這樣柵26與p阱區22電絕緣。通過連接源區23和漏區24形成變容二極管20的共用電極CA。分別利用源極27和漏極28構成與源區23和漏區24的連接。變容二極管20的第二電極CB通過柵極29連接到柵26。
圖3展示了根據本發明第三實施例的包括NMOS耗盡晶體管的變容二極管30。晶體管形成于p型硅襯底31中，n阱32從襯底的第一主表面起形成于p型硅襯底31中，n+源區33和n+漏區34形成于p阱32中。源和漏區33和34的雜質濃度選擇為大于阱區32的雜質濃度。此后，較好由氧化硅構成的絕緣層35形成于襯底的第一主表面上，多晶硅柵36形成于絕緣層35上，至少覆蓋n阱區32的一部分，隔開源區33和漏區34，這樣柵36與n阱區32電絕緣。通過連接源區33和漏區34形成變容二極管30的共用電極CA。分別利用源極37和漏極38構成與源區33和漏區34的連接。變容二極管30的第二電極CB通過柵極39連接到柵36。
更一般說，變容二極管可以限定為具有半導體材料構成的第一區12、22、32，其中形成有半導體材料構成的第二區13、23和33及第三區14、24和34。第二區和第三區通過隔離區隔開。電絕緣層15、25和35形成于第一區12、22和32上至少對應于隔離區的區處。然后，在絕緣層15、25和35上至少對應于隔離區的區處形成基本導電元件16、26和36，從而絕緣層15、25和35電絕緣基本導電的元件16、26和36與第一、第二和第三區。基本導電元件16、26和36與電極CB連接，第二和第三區與共用電極CA連接。
應注意，本發明不限于利用硅半導體材料。可以采用其它半導體材料，例如GaAs代替。而且，可以用除氧化硅外的其它材料例如氮化硅或氧化硅與氮化硅的復合物形成絕緣層15、25和35。這些情況下，代替金屬氧化物半導體MOS晶體管，稱之為金屬絕緣體半導體MIS晶體管更合適。
盡管上述這些實施例中包括源極17、27和37、漏極18、28和38及柵極19、29和39，但應理解，本發明不限于使用這些電極。源區、漏區和柵可利用其它方式連接。例如，可以用多晶硅實現柵與阱區12、22和32中的離子注入區的合適連接，或用之連接襯底11、21和31中的源區13、23和33和漏區14、24和34。對于一個和相同變容二極管來說可以采用不同連接方法的組合。
圖4示出了本發明第一實施例的工作情況。變容二極管40對應于圖1中的變容二極管10，圖5示出了變容二極管40的等效電路圖。工作時，在電極CA和CB之間加電壓，CA上的電位高于CB上的電位。阱區12的表面區被耗盡，圖4中用耗盡邊界41示出了耗盡寬度。變容二極管的電容取決于串聯的氧化物電容COX，或如果絕緣層不由氧化物構成的話與之相當的電容和半導體耗盡層電容CD。而耗盡層電容CD取決于阱的電位及器件上即源/漏和柵間所加的電壓。通過例如阻擋CMOS工藝的閾值電壓注入，在主表面區盡可能輕地摻雜阱區，實現變容二極管的高動態范圍。通過使柵(和其接點)的電阻R柵及阱12中源區13和漏區14間的電阻R溝道盡可能小，可以實現變容二極管的高Q因子。由于包括硅化柵的步驟，所以會降低多晶硅柵的電阻。通過采用小尺寸柵和溝道區，可以減小由阱區12中的少數電荷載流子42產生的電阻。然而，小尺寸的柵和溝道區導致了變容二極管有時具有小到不可接受的數值的電容。通過并聯合適數量的變容二極管，形成組合變容二極管，可以解決這個問題。變容二極管間的連接較好是由例如鋁等低電阻材料進行，以使器件間的電阻保持較低，因而，實現了組合變容二極管的整體高Q因子。
如上所述，耗盡層電容CD也取決于阱的電位，并且相應地，通過在電極CA和CB上加固定電位，并利用加于阱上的合適電壓控制器件的電容，也可以使器件工作。或者，在電極CA或CB之一上加固定電位，另一電極接到阱，利用加于阱上的合適電壓控制器件。
根據所屬領域公知的原理，適當地改變所加極性，以上討論的第一實施例的工作情況，也適用于第二和第三實施例。
盡管上述第一、第二和第三實施例都采用了p型半導體襯底，但如果根據所屬領域公知的原理，改變極性和導電類型，也可以同樣地采用n型半導體襯底。
在常規的0.25微米或0.35微米CMOS工藝中，基本上相當于源區和漏區間距離的柵長度Lg較好是選擇為小于2微米，最好是小于1微米。柵寬Wg較好是選擇為小于20微米，例如15微米、10微米或5微米。在采用例如金屬硅化物多晶硅等低阻柵材料時，柵寬可選擇為小于6微米。
圖6示出了本發明第四實施例的壓控振蕩器60的電路圖。第一、第二和第三NMOS增強晶體管T1、T2和T3的本體和源分別連接到地電位。第一晶體管T1的柵連接到第二晶體管T2的漏和第三晶體管T3的柵。第二晶體管T2的柵連接到第一晶體管T1的漏和第一電感L1的第一電極。第一電感L1的第二電極連接到第一電阻R1的第一電極。第二晶體管T2的漏連接到第二電感L2的第一電極。第二電感的第二電極連接到第二電阻R2。第一電阻R1的第二電極連接到第二電阻R2的第二電極、第三電阻Rext的第一電極和第一電容器Cext的第一電極。第三電阻Rext的第二電極連接到電源電壓+Vcc，第一電容Cext的第二電極連接到地電位。該電路還至少包括兩個變容二極管V1-Vn，其中n是變容二極管的數量。通過并聯預定數量的變容二極管V1-Vn，形成第一組合變容二極管，通過并聯其余的變容二極管，形成第二組合變容二極管。接收控制壓控振蕩器的頻率的電壓Vfreq的輸入接點，連接到第一和第二組合變容二極管的第一電極。第一組合變容二極管的第二電極連接到第一晶體管T1的漏，第二組合變容二極管的第二電極連接到第二晶體管T2的漏。該實施例中，變容二極管V1-Vn由NMOS耗盡晶體管構成。組合變容二極管的第一電極由NMOS耗盡晶體管的本體與源漏區間的公共接點構成。第一組合變容二極管的第二電極由第一組合變容二極管的NMOS耗盡晶體管的柵之間的公共接點構成，第二組合變容二極管的第二電極由第二組合變容二極管的NMOS耗盡晶體管的柵間的公共接點構成。NMOS耗盡晶體管的柵較好是連接到VCO電路，而不是接收電壓Vfreq的輸入接點，是由于該柵具有小的寄生電容。在第三晶體管T3的漏得到VCO的輸出信號Iout。第三電阻Rext和第一電容器Cext可以不集成于芯片上。而且，可以使用IC鍵合引線的電感，作為第一和第二電感L1和L2。應注意，構成組合變容二極管V1-Vn的MOS晶體管的本體可連接于除Vfreq外的電位，例如零電位，只要該本體不與晶體管的任何其它區域構成正偏二極管便可。所屬技術領域中，這種VCO電路的工作情況是已知的。
具有給定電感的給定VCO電路的最佳性能由(組合)變容二極管的Q因子和動態范圍(最小和最大電容值)確定。根據本發明的第四實施例，采用NMOS晶體管。于是給出最小寄生電阻，因而具有最高Q因子。調節閾值電壓，以便盡可能在預定偏壓(電壓)內給出(組合)變容二極管的最大動態范圍。
在本發明的變容二極管按常規CMO工藝與其它器件集成時，需要例如通過至少在一個阱區中形成變容二極管，使源和漏區與襯底絕緣。盡管通過例如阻擋CMOS工藝的閾值注入，在主表面區盡可能輕地摻雜阱區，實現變容二極管的高動態范圍，但并不總是需要這樣，在這些情況下，可以采用常規MOS晶體管。應注意，本發明的變容二極管的集成也可以按以往的CMOS工藝進行，只要具有與襯底導電類型相反的導電類型的一個阱區便可。
有利的是，本發明利用常規CMOS工藝提供一種包括如上所述的變容二極管的集成壓控振蕩器和/或鎖相環PLL電路(未示出)。一個PLL常用于無線電通信裝置(未示出)，例如便攜/蜂窩電話，用于使信號與無線電接收機接收的基準信號同步，并在頻率合成器中產生需要的頻率。由于無線電通信裝置的許多功能可用常規CMOS工藝集成，所以集這些功能于一體的VCO和/或PLL電路使本發明提供一種具有高集成度和小實際尺寸的無線電通信裝置。高集成度還降低了制造成本。
下面將展現兩個以上(組合)變容二極管的實施例，以說明可以利用許多方式實現本發明的電器件，而不脫離本發明的范圍。
圖7示出了本發明的第五實施例的組合變容二極管70的俯視圖。圖8和9分別是沿圖7的軸VIII-VIII和IX-IX的剖面圖。n阱區72形成于p型襯底71中。p+區73和74形成于阱區72中，以便按兩維矩陣形成等間隔島。由絕緣層(未示出)與阱和半導體襯底隔開的柵76形成在對應于p+區73和74的區處。不是必須的，柵76較好是還延伸成使所有p+區由柵包圍。柵76構成組合變容二極管76的第一電極。所有p+區73和74通過第二層多晶硅77/78和連接部件77和78共同連接，構成組合變容二極管70的第二電極。p+區73和74構成源區73和漏區74，與每個源區73最接近的區是漏區74，反之也如此。
在第五實施例的制造組合變容二極管70的方法的實例中，首先，在p型半導體襯底71中形成n阱區72。在阱區的表面上形成絕緣層(未示出)，并在其上形成第一多晶硅層。在第一多晶硅層上形成第一掩模層(未示出)。暴露和腐蝕第一掩模層，使之具有格柵形(未示出)。接著，腐蝕第一多晶硅層，從而形成柵76。柵76相應地采用了掩模的格柵形。柵76構成組合變容二極管的第一電極。去掉該掩模的其余部分，利用柵76作掩模，通過離子注入形成p+源區73和p+漏區74。該工藝期間，柵76的導電性因柵的離子注入而提高。或者，在離子注入期間保留該掩模。柵的導電性較好是因使柵76金屬硅化而提高。在該結構上形成絕緣層(未示出)，并于其上形成第二掩模層(未示出)。暴露并腐蝕第二掩模層，在源和漏區73和74上形成具有開口的掩模(未示出)。接著，在腐蝕步驟中，將去掉這些開口限定的絕緣材料。然后，去掉第二掩模，并于其上形成第二多晶硅層77/78。應注意，由于先前的腐蝕步驟，第二多晶硅層將分別通過多晶硅連接件77和78與源和漏區73和74中的每一個連接。因而，第二多晶硅層77/78構成組合變容二極管的第二電極。在替代實施例中，用多晶硅形成連接件77和78，用金屬電極代替多晶硅層77/78，將連接件77和78連接在一起。
第五實施例的器件可被認為是由多個MOS晶體管構成，每個MOS晶體管具有源區73、漏區74、柵76和形成于源區73和漏區74間的溝道區，這些晶體管通過第二多晶硅層并聯，構成組合變容二極管。因此，每個MOS晶體管的工作情況與包括如上所討論的MOS晶體管的變容二極管的工作情況相當。
圖10是本發明第六實施例的組合變容二極管80的俯視圖。圖11、12和13分別是沿圖10的軸XI-XI、XII-XII和XIII-XIII的剖面圖。n阱區82形成于p型襯底81中。梳狀p+區83、91、84、90形成于阱區82中。通過絕緣層(未示出)與襯底81和阱區82隔開的柵86形成在對應于梳狀p+區83、91、84、90的各“齒”之間的區域處。柵86還沿這種“齒”的邊緣延伸，從而形成一個共用柵86。柵86構成組合變容二極管80的第一電極，p+區83、91、84和90連接到組合變容二極管80的第二電極(未示出)。
在第六實施例的制造組合變容二極管80的方法的實例中，首先，在p型半導體襯底81中形成n阱區82。在阱區的表面上形成絕緣層(未示出)，并在其上形成第一多晶硅層。在該多晶硅層上形成第一掩模層(未示出)。暴露和腐蝕第一掩模層，形成具有梳狀的第一掩模層(未示出)。接著，腐蝕該多晶硅層，從而形成柵86。柵86相應地具有掩模的梳形。柵86構成組合變容二極管的第一電極。去掉該掩模的其余部分，在該結構上形成第二掩模層(未示出)。暴露和腐蝕第二掩模層，形成具有開口的第二掩模層(未示出)，使梳狀柵的“齒”和包圍“齒”的區域不被該掩模覆蓋。此后，不僅利用第二掩模而且利用柵86作掩模，通過離子注入形成p+源區83、組合源和漏區91、漏區84和連接這些區的連接區90。該工藝期間，柵86的導電性因柵的離子注入而提高。或者，在離子注入期間保留第一掩模。柵的導電性較好是由于使柵86金屬硅化而提高。連接離子注入區83、91、84和90，該連接構成了組合變容二極管的第二電極。
第六實施例的器件可被認為是由多個MOS晶體管構成，每個MOS晶體管具有源區91(83)、漏區90(84)、柵86和形成于源區和漏區間的溝道區，這些晶體管通過連接區90并聯，構成組合變容二極管。因此，每個MOS晶體管的工作情況與包括如上所討論的MOS晶體管的變容二極管的工作情況相當。在替代實施例(未示出)中，形成柵86(至少制造期間暫時形成)，使之還有第二掩模的作用，因此，不需要第二掩模限定在隨后的步驟中將成為離子注入區83、91、84和90的區。
第五和第六實施例的組合變容二極管(70，80)展示了具有并聯的數個變容二極管的器件的例子。如上所述，利用小尺寸柵和溝道區，并盡可能保持柵(及其接點)的電阻小，可以實現每個變容二極管的高Q因子。然而，小尺寸的柵和溝道區導致了有時具有不可接受的小數值的電容的變容二極管。因此，通過并聯合適數目的變容二極管，可以得到具有合適電容的組合變容二極管例如第五和第六實施例的組合變容二極管(70，80)。因此提供了具有高Q因子和合適電容的組合變容二極管。
應注意，盡管利用它們的制造方法例示了第五和第六實施例的器件，但在不脫離本發明范圍的情況下，可以采用所屬領域的技術人員可以實施的其它制造方法。而且，顯然，可以形成具有任何數目的MOS晶體管的器件。
本發明的優點是，通過利用常規CMOS工藝，同時不附加任何制造步驟，甚至對于高頻應用來說，也可以實現具有高品質因子即具有低串聯電阻的變容二極管。因此可以高成品率低成本制造變容二極管。
另外，本發明的優點在于，提供一種VCO，該VCO可以常規CMOS工藝實現，而且設計中不需要附加DC去耦電容器。由于不僅IC上不需要DC去耦電容器，而且也不需去耦電容器從外部連接到PCB上的IC，所以可以實現廉價且實際尺寸小的VCO。在需要小且大量制造的手持裝置例如便攜電話中實施時，這些優點甚至會變得更明顯。
權利要求
1.一種具有隨電壓變化的電容的電器件(10，20，30，40，V1-Vn，70，80)，包括半導體材料的第一區(12，22，32，72，82)；形成于第一區中的半導體材料構成的第二區(13，23，33，73，83，91)和第三區(14，24，34，74，84，91)，第二和第三區通過隔離區隔離；形成于第一區上至少對應于隔離區的區處的電絕緣層(15，25，35)；形成于絕緣層上至少對應于隔離區的區處的基本導電元件(16，26，36，76，86)，以便該絕緣層電絕緣基本導電元件與第一、第二和第三區；與基本導電元件連接的第一電極(17，27，37)；與第二和第三區連接的第二電極(18，28，38)。
2.根據權利要求1的電器件，其中第二區、第三區和基本導電元件分別構成MIS晶體管的漏、源和柵。
3.根據權利要求2的電器件，其中柵長小于2微米。
4.根據權利要求3的電器件，其中柵長約為1微米。
5.根據權利要求1或2的電器件，其中基本導電元件包括多晶硅。
6.根據權利要求1或2或5的電器件，其中基本導電元件包括金屬硅化物。
7.根據權利要求2-5中任一項在從屬權利要求2的范圍內的電器件，其中柵寬小于5微米。
8.根據權利要求2-6中任一項在從屬權利2的范圍內的電器件，其中柵寬度小于20微米。
9.根據前述權利要求中任一項的電器件，其中半導體材料構成的第一區(12，22，32，72，82)在半導體襯底(11，21，31，71，81)中形成阱區，其中第三電極連接到襯底。
10.根據權利要求9的電器件，其中第三電極連接到第一或第二電極。
11.具有隨電壓變化的電容的電器件(10，20，30，70，80)，包括漏連接到源的MOS晶體管。
12.根據權利要求11的電器件，還包括到MOS晶體管的本體的接點。
13.根據權利要求12的電器件，其中所說本體連接到柵或漏和源。
14.具有隨電壓變化的電容的電器件(70，80)，包括多個并聯連接的上述任一項權利要求的電器件。
15.一種壓控振蕩器(VCO)(60)，具有施加輸入電壓(Vfreq)的輸入端子和輸出頻率取決于輸入電壓的振蕩信號(Iout)的輸出端子，該VCO包括具有權利要求1-14中任一項的隨電壓變化的電容的電器件(V1-Vn)。
16.一種壓控振蕩器(VCO)(60)，具有施加輸入電壓(Vfreq)的輸入端子和輸出頻率取決于輸入電壓的振蕩信號(Iout)的輸出端子，該VCO至少包括一個具有連接源的漏的MIS晶體管的變容二極管(V1-Vn)。
17.根據權利要求16的壓控振蕩器，其中VCO包括耦合到第一變容二極管的第一MIS晶體管和第一電感，耦合到第二變容二極管的第二MIS晶體管和第二電感，其中第一晶體管的漏耦合到第二晶體管的柵，第二晶體管的漏耦合到第一晶體管的柵。
18.根據權利要求17的壓控振蕩器，其中第一變容二極管包括第一組MIS晶體管，它們的漏和源連接在一起，第二變容二極管包括第二組MIS晶體管，它們的漏和源連接在一起。
19.根據權利要求18的壓控振蕩器，其中第一組晶體管的柵連接在一起，第二組晶體管的柵連接在一起。
20.根據權利要求16-19中任一項的壓控振蕩器，其中至少一個變容二極管的MIS晶體管的漏和源耦合到用于把輸入電壓加到VCO的輸入端子。
21.根據權利要求19或20中任一項在權利要求19的范圍內的壓控振蕩器，其中第一組晶體管的柵耦合到第一MIS晶體管的漏，第二晶體管的柵耦合到第二MIS晶體管的漏。
22.根據權利要求16-21中任一項的壓控振蕩器，其中MIS晶體管是MOS晶體管。
23.一種鎖相環電路，包括根據權利要求1-14中任一項的變容二極管。
24.一種鎖相環電路，包括根據權利要求15-22中任一項的壓控振蕩器。
25.一種無線通信裝置，包括根據權利要求15-22中任一項的壓控振蕩器。
26.一種無線通信裝置，包括根據權利要求23-24中任一項的鎖相環電路。
27.一種制造具有隨電壓變化的電容的電器件的方法，包括以下步驟形成第一半導體區；在第一區中形成半導體材料的第二區和第三區，第二和第三區通過隔離區隔離；在第一區上至少對應于隔離區的區處形成電絕緣層；在絕緣層上至少對應于隔離區的區處形成基本導電元件，使絕緣層電絕緣基本導電元件與第一、第二和第三區；形成電連接到基本導電元件的第一電極；及形成電連接到第二和第三區的第二電極。
28.根據權利要求27的制造電器件的方法，還包括以下步驟至少在對應于隔離區的區處，形成阻擋層，阻擋IC制造工藝的以后MIS晶體管閾值注入步驟。
29.根據權利要求28的制造電器件的方法，其中IC制造工藝是CMOS工藝。
全文摘要
提供具有隨電壓變化的電容的電器件(10),包括半導體材料的第一區(12)及形成于第一區中的半導體材料的第二區(13)和第三區(14),第二和第三區通過隔離區隔離;形成于第一區上至少對應于隔離區的區處的電絕緣層(15);形成于絕緣層上至少對應于隔離區的區處的基本導電元件(16),以便該絕緣層電絕緣基本導電元件與第一、第二和第三區;與基本導電元件連接的第一電極(17);與第二和第三區連接的第二電極(18)。并公開了器件的制造方法。
文檔編號H03B5/12GK1270704SQ9880907
公開日2000年10月18日 申請日期1998年9月1日 優先權日1997年9月11日
發明者A·利特溫, S·E·馬蒂松 申請人:艾利森電話股份有限公司